JP3569718B2 - Ｉｓ−２０００移動通信システム用基地局モデムの出力データ処理装置 - Google Patents
Ｉｓ−２０００移動通信システム用基地局モデムの出力データ処理装置 Download PDFInfo
- Publication number
- JP3569718B2 JP3569718B2 JP2001118699A JP2001118699A JP3569718B2 JP 3569718 B2 JP3569718 B2 JP 3569718B2 JP 2001118699 A JP2001118699 A JP 2001118699A JP 2001118699 A JP2001118699 A JP 2001118699A JP 3569718 B2 JP3569718 B2 JP 3569718B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- parity
- data
- output
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000010295 mobile communication Methods 0.000 title claims description 26
- 238000006243 chemical reaction Methods 0.000 claims description 31
- 238000010586 diagram Methods 0.000 description 15
- 230000005540 biological transmission Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B66—HOISTING; LIFTING; HAULING
- B66C—CRANES; LOAD-ENGAGING ELEMENTS OR DEVICES FOR CRANES, CAPSTANS, WINCHES, OR TACKLES
- B66C13/00—Other constructional features or details
- B66C13/18—Control systems or devices
- B66C13/40—Applications of devices for transmitting control pulses; Applications of remote control devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B66—HOISTING; LIFTING; HAULING
- B66D—CAPSTANS; WINCHES; TACKLES, e.g. PULLEY BLOCKS; HOISTS
- B66D1/00—Rope, cable, or chain winding mechanisms; Capstans
- B66D1/28—Other constructional details
- B66D1/40—Control devices
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Automation & Control Theory (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Mobile Radio Communication Systems (AREA)
Description
【０００１】
【発明が属する技術分野】
本発明は、IS-2000移動通信システム用基地局モデムの出力データ処理装置に関し、特にIS-2000移動通信システムの基地局モデムから出力される直列データを並列データに変換し、基地局モデムの出力データに対するパリティ(Parity)を検査してパリティエラーが発生したデータの伝送を防止し得るようにしたIS-2000移動通信システム用基地局モデムの出力データ処理装置に関する。
【０００２】
【従来の技術】
図８及び図９は、従来のCDMA（Code Division Multiple Access:符号分割多元接続）用基地局モデムの出力データ処理装置の構成を示すブロック構成図である。図８に示すように、1世代チップのBSM(Base Station Modulator：基地局変調器)1〜4を使用する場合には、α、β、γ用ディジタル合成器5-1〜5-3を介して送信データを処理し、図９に示すように、2世代チップのセルサイトモデム(CellSite Modem、以下CSMという)6を使用する場合には、出力データ処理装置7-1〜7-6を介して送信データを処理している。
【０００３】
このような従来の出力データ処理装置は、CDMA用基地局モデムから出力される直列データを並列データに変換し、CDMA用基地局モデムの出力データに対する状態を処理している。
【０００４】
【発明が解決しようとする課題】
しかし、上記のような従来の出力データ処理装置は、3セレクターのみを支援し、CDMA用基地局モデムからセレクター当り4個のラインを介して出力される直列データのみを処理することができるだけであって、IS-2000移動通信システムの基地局モデムから出力されるデータは処理できなかった。
【０００５】
このように、従来のCDMA用基地局モデムの出力データ処理装置をIS-2000移動通信システムの基地局で使用することは不可能であるので、IS-2000移動通信システム用基地局モデムに適合した直並列変換機能及び状態処理機能を備えた出力データ処理装置を別途に開発しなければならないという必要がある。
【０００６】
本発明は、上記のような従来の課題を解決するためになされたものであって、その目的は、IS-2000移動通信システムの基地局モデムから出力される直列データを並列データに変換し、かつ基地局モデムの出力データに対するパリティを検査することでパリティエラーが発生したデータの伝送を防止することによって、通話品質の低下を防止することができるようにしたIS-2000移動通信システム用基地局モデムの出力データ処理装置を提供することにある。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、本発明のIS-2000移動通信システム用基地局モデムの出力データ処理装置は、IS-2000移動通信システム用基地局モデムから入力される直列データを並列データに変換する直並列変換部と、その直並列変換部で変換された並列データからパリティを検査するパリティ検査部と、そのパリティ検査部で検査されたパリティ状態に応じて割込みを発生し、その状態をCPUからクリア信号が入力される前まで維持する状態処理部と、上記パリティ検査部で検査されたパリティ状態を確認してパリティエラーが発生した場合には、ロー信号を出力し、パリティエラーが発生しなかった場合には、上記直並列変換部で変換された並列データを出力する出力制御部とを有することを特徴とする。
【０００８】
【発明の実施の形態】
以下、当業者が本発明を容易に実施できるように、本発明を、その好ましい実施の形態の図面を参照しながら説明する。
【０００９】
図１は、本発明を適用したIS-2000移動通信システム用基地局モデムの出力データ処理装置の全体構成を示すブロック構成図である。図１に示すように、12個の各々の出力データ処理装置20-1〜20-12は、IS-2000移動通信システム用基地局モデム10から出力される12個の直列データ(A_I、A_Q、B_I、B_Q、C_I、C_Q、D_I、D_Q、E_I、E_Q、F_I、F_Q)を各々入力して並列データに変換しかつ状態処理をする。
【００１０】
図２は、図１に示す各出力データ処理装置20-1〜20-12の詳細構成図である。図２に示すように、各出力データ処理装置20-1〜20-12は、それぞれ、IS-2000移動通信システム用基地局モデム10から入力される直列データを並列データに変換する直並列変換部21と、その直並列変換部21で変換された並列データのパリティを検査するパリティ検査部22と、そのパリティ検査部22で検査されたパリティ状態に応じて割込みを発生し、その状態をCPU(図示せず)からクリア(Clear)信号が入力される前まで維持する状態処理部23と、上記パリティ検査部22で検査されたパリティ状態を確認してパリティエラーが発生した場合には、ロー信号を出力し、パリティエラーが発生しなかった場合には、上記直並列変換部21で変換された並列データを出力する出力制御部24とから構成される。
【００１１】
ここで、IS-2000移動通信システム用基地局モデム10内の各チャネルの出力データは、1個のパリティビットと2の補数形態の15個データビットから構成されている。
【００１２】
図３は、図２の直並列変換部21の構成を示すブロック構成図である。図３に示すように、直並列変換部21は、IS-2000移動通信システム用基地局モデム10から入力される直列データをラッチ(Latch)する直列データラッチ部21-1と、16個のカウント値を順に出力する16進カウンタ21-2と、上記直列データラッチ部21-1から出力される直列データをラッチした後、上記16進カウンタ21-2のカウント値に応じてそのラッチされた直列データを出力することによって、直列データを並列データに変換する変換部21-3と、上記16進カウンタ21-2の15番目のカウント値(CNT15)を反転して、反転された値CNT_Nを出力する反転部21-4と、上記変換部21-3で変換された並列データをラッチした後、上記反転部21-4からのカウント値（反転された15番目のカウント値）に応じて同じタイミングに並列データLA_A_I_IN（0〜15）を出力する並列データラッチ部21-5とから構成される。
【００１３】
ここで、上記並列データラッチ部21-5は、上記変換部21-3で変換された並列データの出力タイミングが各々異なるため、これを同一にするために並列データをラッチしてから上記反転部21-4のカウント値の出力タイミングと同じタイミングで並列データを出力している。
【００１４】
図４は、図３の直並列変換部21のさらに詳細な構成図である。図４に示すように、図３の直列データラッチ部21-1は、IS-2000移動通信システム用基地局モデム10に入力される直列データA_I_INをラッチするD-FF21-1-1から構成される。図３の変換部21-3は、上記D-FF21-1-1から出力されるラッチされた直列データA_I_IN_LAをラッチした後、上記16進カウンタ21-2のカウント値に応じてラッチされたデータLA_A_I_IN（0〜15）を順に出力することによって、直列データを並列データに変換する１６個のD-FF21-3-1〜21-3-16から構成される。図３の並列データラッチ部21-5は、そのD-FF21-3-1〜21-3-16で変換された並列データをラッチした後、図３の反転部21-4のカウント値の入力に応じてそれと同じタイミングに並列データA_I_OUT（0〜15）を出力する１６個のD-FF21-5-1〜16から構成される。
【００１５】
図５は、図４の直並列変換部21内の各部の入出力信号のタイミングを示すタイミング図である。
【００１６】
図６は、図２の状態処理部23の詳細構成図である。図６に示すように、状態処理部23は、上記パリティ検査部22で検査されたパリティ状態をラッチする第１のラッチ部に相当するD-FF23-1と、そのパリティ検査部22で検査されたパリティ状態をラッチした後、上記出力制御部24に出力する第２のラッチ部に相当するD-FF23-2と、そのD-FF23-1から出力されるパリティ状態を反転する反転部23-3と、その反転部23-3で反転されたパリティ状態をクロック信号に応じて入力されてパリティエラー状態を出力する第３のラッチ部に相当するD-FF23-4と、そのD-FF23-4の出力信号をクロック信号に応じて入力されて割込み(INT)を出力する第４のラッチ部に相当するD-FF23-5とから構成される。
【００１７】
図７は、図２の出力制御部24の詳細構成図である。図７に示すように、出力制御部24は、上記状態処理部23内のD-FF23-2の状態を確認してパリティエラーが発生したか否かを判断するパリティエラー発生判断部24-1と、そのパリティエラー発生判断部24-1の判断結果により、パリティエラーが発生した場合には、選択値をロー(Low)にしてGND（グランド電位）入力をそのまま出力し、パリティエラーが発生しなかった場合には、選択値をハイ（High）にして上記直並列変換部21で変換された並列データを出力するマルチプレクサー(Mux)24-2とから構成される。すなわち、パリティエラーが発生した場合には、このマルチプレクサー24-2は、GND入力をそのまま出力し、エラーが発生しなかった場合には、上記直並列変換部21から入力される変換された並列データを出力する。
【００１８】
次に、上記のように構成された本発明の一実施形態であるIS-2000移動通信システム用基地局モデムの出力データ処理装置の動作を、図５のタイミング図も参照して説明する。
【００１９】
まず、出力データ処理装置20-1〜12内の直並列変換部21では、IS-2000移動通信システム用基地局モデム10から入力される直列データを並列データに変換する。
【００２０】
すなわち、直列データラッチ部21-1内のD-FF21-1-1は、CHIPX16_Nに応じてIS-2000移動通信システム用基地局モデム10から入力される直列データA_I_INをラッチした後、このデータを図４の変換部21-3内のD-FF21-3-1〜21-3-16に出力する。
【００２１】
ここで、上記直列データラッチ部21-1が上記直列データA_I_INをラッチする理由は、基地局モデム10から出力されるデータのタイミングに遅延が発生して直並列変換時問題が発生する場合、これを防止するために同期化させるためである。
【００２２】
次いで、上記変換部21-3内のD-FF21-3-1〜21-3-16は、上記D-FF21-1-1から出力されるラッチされた直列データA_I_IN_LAをラッチした後、上記16進カウンタ21-2から出力される16個のカウント値CNT0〜CNT15に応じてそのラッチされたデータLA_A_I_IN 0〜15を並列データラッチ部21-5へ順に出力する。
【００２３】
すなわち、上記D-FF21-3-1〜21-3-16は、イネーブル(en)信号がハイである間に、クロックが入力した場合には、直列データA_I_IN_LAをデータLA_A_I_IN 0〜15に出力し、イネーブル(en)信号がローである間に、クロックが入力した場合には、出力がそのまま維持される。
【００２４】
PP2S信号がハイとなり、第1番目のクロックでカウント0(CNT0)がハイとなれば、D-FF21-3-1がイネーブルされて第1番目のデータA_I_IN_LA0がラッチされ、次いで、次のクロックでカウント0(CNT0)は、ローとなり、カウント1(CNT1)がハイになりながら、D-FF21-3-2がイネーブルされて第2番目のデータA_I_IN_LA1がラッチされる。
【００２５】
上記のような動作を通して、第3番目のデータがラッチされ、続いて、次のデータがラッチされ、第15番目のクロックでは、カウント15(CNT15)がハイとなり、D-FF21-3-16がイネーブルされて第15番目のデータA_I_IN_LA15がラッチされる。
【００２６】
ここで、変換部21-3内のD-FF21-3-1〜21-3-16から出力されるデータLA_A_I_IN0〜15は、図５に示すように、その始まるタイミングが全部異なるので、データのタイミングを合せるために、上記並列データラッチ部21-5へ出力させる。
【００２７】
この場合、上記16進カウンタ21-2は、PP2S信号がローとなれば、クリア(Clear)され、ハイとなれば、カウントを開始するが、CHIPX16の立ち下がりエッジ(Falling Edge)に合せてカウントをすることとなる。
【００２８】
そして、NOTゲートからなる反転部21-4を介して上記16進カウンタ21-2の第15番目のカウント値CNT15を反転して、その反転値を上記並列データラッチ部21-5内のD-FF21-5-1〜21-5-16のクロック端子に入力すれば、その並列データラッチ部21-5内のD-FF21-5-1〜21-5-16は、そのD-FF21-3-1〜21-3-16で変換されて出力されるデータLA_A_I_IN 0〜15をラッチしてから、上記反転部21-4から出力されるカウント値（反転値）の入力に応じてそれと同じタイミングに合せて並列データA_I_OUT 0〜15を出力する。
【００２９】
ここで、上記変換部21-3で変換された並列データの出力タイミングが各々異なるので、上記並列データラッチ部21-5は、そのタイミングを一致させるために、並列データをラッチしてから上記反転部21-4のカウント値の入力に応じてそれと同じタイミングに合せて並列データを出力させている。
【００３０】
上記CHIPX16、PP2S、直列データA_I_IN、ラッチされた直列データA_I_IN_LA、カウント信号CNT 0〜15、ラッチされたデータLA_A_I_IN 0〜15、並列データA_I_OUT 0〜15のタイミング図が図５に示されている。
【００３１】
一方、図２のパリティ検査部22は、上記直並列変換部21で変換された並列データからODDパリティを検査してデータにエラーが発生したか否かを確認した後、この確認結果を状態処理部23と出力制御部24とに各々出力する。
【００３２】
上記状態処理部23では、上記パリティ検査部22で検査されたパリティ状態に応じて割込みを発生し、その状態をCPU(図示せず)からのクリア信号が入力される前まで維持する。一方、出力制御部24では、上記パリティ検査部22で検査されたパリティ状態を確認して、エラーが発生した場合には、ロー信号を出力し、エラーが発生しなかった場合には、上記直並列変換部21で変換された並列データを出力する。
【００３３】
上記状態処理部23の場合、CPUがINT_CLR信号を出力すれば、割込み及びパリティ状態を初期化させるが、割込みは、ハイに、パリティエラー状態は、ローに各々初期化させる。
【００３４】
入力されたデータにエラーが発生した場合の状態処理部23の動作を説明すれば、状態処理部23はこの場合に上記パリティ検査部22からのローのパリティ状態を出力するので、状態処理部23内のD-FF23-1は、そのローのパリティ状態をラッチする。
【００３５】
そして、D-FF23-2は、LATCH-CLK信号に応じてクロックがローからハイに変換されながら、その出力もローからハイに変換されて、出力制御部24にハイ信号の状態を入力する。
【００３６】
以後、反転部23-3では、上記D-FF23-1から出力されるローのパリティ状態を反転して、このハイ信号をD-FF23-4のクロック端子CLKに出力する。
【００３７】
これによって、上記D-FF23-4は、上記反転部23-3から出力されるローのパリティエラー状態を、クロック信号で入力されて、ハイ信号であるVCCをD-FF23-5のクロック端子CLKに出力しながら、ローのパリティエラー状態PARITY_AIを出力する。
【００３８】
次いで、上記D-FF23-5は、上記D-FF23-4から出力されるハイのパリティエラー状態をクロック信号で入力されて、ロー信号であるGNDを割込みINTとして出力させる。
【００３９】
上記のように入力されたデータにエラーが発生した場合には、割込みがハイからローに変化し、パリティエラー状態は、ローからハイに変化することとなる。
【００４０】
もし、エラーが発生しなければ、パリティ検査部22の出力がハイとなって、D-FF23-4のクロックがハイからローに変化することとなるが、D-FF23-4がポジティブエッジ(Positive-Edge)で動作するために、その出力には変化がなくなって割込み及びパリティエラー状態は現在の状態を維持することとなる。
【００４１】
この時、CPUは、割込みを認識してパリティエラー状態を読み出すと共に、INT_CLR信号を出力して、割込み及びパリティ状態を初期状態にする。
【００４２】
上記出力制御部24においては、パリティエラー発生判断部24-1が上記状態処理部23内のD-FF23-2の状態を確認して、これによりパリティエラーが発生したか否かを判断する。
【００４３】
もし、エラーが発生した場合であるならば、マルチプレクサー24-2の選択値をローにしてGND入力をそのまま続けて出力し、エラーが発生しなかった場合であるならば、マルチプレクサー24-2の選択値をハイにして上記直並列変換部21で変換された並列データを出力する。
【００４４】
尚、本発明の技術思想は、上記好ましい実施の形態によって具体的に記述されたが、上記した実施の形態はその説明のためのものであって、その制限のためのものでないことに留意されるべきである。また、本発明の技術分野の通常の専門家であるならば、特許請求の範囲に記載された本発明の技術思想の範囲内で種々の実施の形態が可能であることを理解されるべきである。
【００４５】
【発明の効果】
以上説明したように、本発明によれば、IS-2000移動通信システム用基地局モデムから出力される直列データを並列データに変換してこれを出力端末に出力する際に、基地局モデムの出力データに対してパリティを検査することでエラーが発生したデータが出力端末に伝送されないように、そのデータを予め遮断するように図ったので、通話品質の低下を防止することができる。
【図面の簡単な説明】
【図１】本発明を適用したIS-2000移動通信システム用基地局モデムの出力データ処理装置の構成を示すブロック構成図である。
【図２】図１の出力データ処理装置の詳細ブロック構成図である。
【図３】図２の直並列変換部の詳細ブロック構成図である。
【図４】図３の直並列変換部の詳細ブロック構成図である。
【図５】図４の直並列変換部内の各部の信号のタイミングを示すタイミング図である。
【図６】図２の状態処理部の詳細ブロック構成図である。
【図７】図２の出力制御部の詳細ブロック構成図である。
【図８】従来のCDMA用基地局モデムの出力データ処理装置の一構成例を示すブロック構成図である。
【図９】従来のCDMA用基地局モデムの出力データ処理装置の他の構成例を示すブロック構成図である。
【符号の説明】
１０ IS-2000基地局モデム
２０ 出力データ処理装置
２１ 直並列変換部
２１−１ 直列データラッチ部
２１−２ １６進カウンタ
２３−３ 変換部
２１−４ 反転部
２１−５ 並列データラッチ部
２２ パリティ検査部
２３ 状態処理部
２４ 出力制御部
２４−１ パリティエラー発生判断部
２４−２ マルチプレクサー
２５ 出力制御部
【発明が属する技術分野】
本発明は、IS-2000移動通信システム用基地局モデムの出力データ処理装置に関し、特にIS-2000移動通信システムの基地局モデムから出力される直列データを並列データに変換し、基地局モデムの出力データに対するパリティ(Parity)を検査してパリティエラーが発生したデータの伝送を防止し得るようにしたIS-2000移動通信システム用基地局モデムの出力データ処理装置に関する。
【０００２】
【従来の技術】
図８及び図９は、従来のCDMA（Code Division Multiple Access:符号分割多元接続）用基地局モデムの出力データ処理装置の構成を示すブロック構成図である。図８に示すように、1世代チップのBSM(Base Station Modulator：基地局変調器)1〜4を使用する場合には、α、β、γ用ディジタル合成器5-1〜5-3を介して送信データを処理し、図９に示すように、2世代チップのセルサイトモデム(CellSite Modem、以下CSMという)6を使用する場合には、出力データ処理装置7-1〜7-6を介して送信データを処理している。
【０００３】
このような従来の出力データ処理装置は、CDMA用基地局モデムから出力される直列データを並列データに変換し、CDMA用基地局モデムの出力データに対する状態を処理している。
【０００４】
【発明が解決しようとする課題】
しかし、上記のような従来の出力データ処理装置は、3セレクターのみを支援し、CDMA用基地局モデムからセレクター当り4個のラインを介して出力される直列データのみを処理することができるだけであって、IS-2000移動通信システムの基地局モデムから出力されるデータは処理できなかった。
【０００５】
このように、従来のCDMA用基地局モデムの出力データ処理装置をIS-2000移動通信システムの基地局で使用することは不可能であるので、IS-2000移動通信システム用基地局モデムに適合した直並列変換機能及び状態処理機能を備えた出力データ処理装置を別途に開発しなければならないという必要がある。
【０００６】
本発明は、上記のような従来の課題を解決するためになされたものであって、その目的は、IS-2000移動通信システムの基地局モデムから出力される直列データを並列データに変換し、かつ基地局モデムの出力データに対するパリティを検査することでパリティエラーが発生したデータの伝送を防止することによって、通話品質の低下を防止することができるようにしたIS-2000移動通信システム用基地局モデムの出力データ処理装置を提供することにある。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、本発明のIS-2000移動通信システム用基地局モデムの出力データ処理装置は、IS-2000移動通信システム用基地局モデムから入力される直列データを並列データに変換する直並列変換部と、その直並列変換部で変換された並列データからパリティを検査するパリティ検査部と、そのパリティ検査部で検査されたパリティ状態に応じて割込みを発生し、その状態をCPUからクリア信号が入力される前まで維持する状態処理部と、上記パリティ検査部で検査されたパリティ状態を確認してパリティエラーが発生した場合には、ロー信号を出力し、パリティエラーが発生しなかった場合には、上記直並列変換部で変換された並列データを出力する出力制御部とを有することを特徴とする。
【０００８】
【発明の実施の形態】
以下、当業者が本発明を容易に実施できるように、本発明を、その好ましい実施の形態の図面を参照しながら説明する。
【０００９】
図１は、本発明を適用したIS-2000移動通信システム用基地局モデムの出力データ処理装置の全体構成を示すブロック構成図である。図１に示すように、12個の各々の出力データ処理装置20-1〜20-12は、IS-2000移動通信システム用基地局モデム10から出力される12個の直列データ(A_I、A_Q、B_I、B_Q、C_I、C_Q、D_I、D_Q、E_I、E_Q、F_I、F_Q)を各々入力して並列データに変換しかつ状態処理をする。
【００１０】
図２は、図１に示す各出力データ処理装置20-1〜20-12の詳細構成図である。図２に示すように、各出力データ処理装置20-1〜20-12は、それぞれ、IS-2000移動通信システム用基地局モデム10から入力される直列データを並列データに変換する直並列変換部21と、その直並列変換部21で変換された並列データのパリティを検査するパリティ検査部22と、そのパリティ検査部22で検査されたパリティ状態に応じて割込みを発生し、その状態をCPU(図示せず)からクリア(Clear)信号が入力される前まで維持する状態処理部23と、上記パリティ検査部22で検査されたパリティ状態を確認してパリティエラーが発生した場合には、ロー信号を出力し、パリティエラーが発生しなかった場合には、上記直並列変換部21で変換された並列データを出力する出力制御部24とから構成される。
【００１１】
ここで、IS-2000移動通信システム用基地局モデム10内の各チャネルの出力データは、1個のパリティビットと2の補数形態の15個データビットから構成されている。
【００１２】
図３は、図２の直並列変換部21の構成を示すブロック構成図である。図３に示すように、直並列変換部21は、IS-2000移動通信システム用基地局モデム10から入力される直列データをラッチ(Latch)する直列データラッチ部21-1と、16個のカウント値を順に出力する16進カウンタ21-2と、上記直列データラッチ部21-1から出力される直列データをラッチした後、上記16進カウンタ21-2のカウント値に応じてそのラッチされた直列データを出力することによって、直列データを並列データに変換する変換部21-3と、上記16進カウンタ21-2の15番目のカウント値(CNT15)を反転して、反転された値CNT_Nを出力する反転部21-4と、上記変換部21-3で変換された並列データをラッチした後、上記反転部21-4からのカウント値（反転された15番目のカウント値）に応じて同じタイミングに並列データLA_A_I_IN（0〜15）を出力する並列データラッチ部21-5とから構成される。
【００１３】
ここで、上記並列データラッチ部21-5は、上記変換部21-3で変換された並列データの出力タイミングが各々異なるため、これを同一にするために並列データをラッチしてから上記反転部21-4のカウント値の出力タイミングと同じタイミングで並列データを出力している。
【００１４】
図４は、図３の直並列変換部21のさらに詳細な構成図である。図４に示すように、図３の直列データラッチ部21-1は、IS-2000移動通信システム用基地局モデム10に入力される直列データA_I_INをラッチするD-FF21-1-1から構成される。図３の変換部21-3は、上記D-FF21-1-1から出力されるラッチされた直列データA_I_IN_LAをラッチした後、上記16進カウンタ21-2のカウント値に応じてラッチされたデータLA_A_I_IN（0〜15）を順に出力することによって、直列データを並列データに変換する１６個のD-FF21-3-1〜21-3-16から構成される。図３の並列データラッチ部21-5は、そのD-FF21-3-1〜21-3-16で変換された並列データをラッチした後、図３の反転部21-4のカウント値の入力に応じてそれと同じタイミングに並列データA_I_OUT（0〜15）を出力する１６個のD-FF21-5-1〜16から構成される。
【００１５】
図５は、図４の直並列変換部21内の各部の入出力信号のタイミングを示すタイミング図である。
【００１６】
図６は、図２の状態処理部23の詳細構成図である。図６に示すように、状態処理部23は、上記パリティ検査部22で検査されたパリティ状態をラッチする第１のラッチ部に相当するD-FF23-1と、そのパリティ検査部22で検査されたパリティ状態をラッチした後、上記出力制御部24に出力する第２のラッチ部に相当するD-FF23-2と、そのD-FF23-1から出力されるパリティ状態を反転する反転部23-3と、その反転部23-3で反転されたパリティ状態をクロック信号に応じて入力されてパリティエラー状態を出力する第３のラッチ部に相当するD-FF23-4と、そのD-FF23-4の出力信号をクロック信号に応じて入力されて割込み(INT)を出力する第４のラッチ部に相当するD-FF23-5とから構成される。
【００１７】
図７は、図２の出力制御部24の詳細構成図である。図７に示すように、出力制御部24は、上記状態処理部23内のD-FF23-2の状態を確認してパリティエラーが発生したか否かを判断するパリティエラー発生判断部24-1と、そのパリティエラー発生判断部24-1の判断結果により、パリティエラーが発生した場合には、選択値をロー(Low)にしてGND（グランド電位）入力をそのまま出力し、パリティエラーが発生しなかった場合には、選択値をハイ（High）にして上記直並列変換部21で変換された並列データを出力するマルチプレクサー(Mux)24-2とから構成される。すなわち、パリティエラーが発生した場合には、このマルチプレクサー24-2は、GND入力をそのまま出力し、エラーが発生しなかった場合には、上記直並列変換部21から入力される変換された並列データを出力する。
【００１８】
次に、上記のように構成された本発明の一実施形態であるIS-2000移動通信システム用基地局モデムの出力データ処理装置の動作を、図５のタイミング図も参照して説明する。
【００１９】
まず、出力データ処理装置20-1〜12内の直並列変換部21では、IS-2000移動通信システム用基地局モデム10から入力される直列データを並列データに変換する。
【００２０】
すなわち、直列データラッチ部21-1内のD-FF21-1-1は、CHIPX16_Nに応じてIS-2000移動通信システム用基地局モデム10から入力される直列データA_I_INをラッチした後、このデータを図４の変換部21-3内のD-FF21-3-1〜21-3-16に出力する。
【００２１】
ここで、上記直列データラッチ部21-1が上記直列データA_I_INをラッチする理由は、基地局モデム10から出力されるデータのタイミングに遅延が発生して直並列変換時問題が発生する場合、これを防止するために同期化させるためである。
【００２２】
次いで、上記変換部21-3内のD-FF21-3-1〜21-3-16は、上記D-FF21-1-1から出力されるラッチされた直列データA_I_IN_LAをラッチした後、上記16進カウンタ21-2から出力される16個のカウント値CNT0〜CNT15に応じてそのラッチされたデータLA_A_I_IN 0〜15を並列データラッチ部21-5へ順に出力する。
【００２３】
すなわち、上記D-FF21-3-1〜21-3-16は、イネーブル(en)信号がハイである間に、クロックが入力した場合には、直列データA_I_IN_LAをデータLA_A_I_IN 0〜15に出力し、イネーブル(en)信号がローである間に、クロックが入力した場合には、出力がそのまま維持される。
【００２４】
PP2S信号がハイとなり、第1番目のクロックでカウント0(CNT0)がハイとなれば、D-FF21-3-1がイネーブルされて第1番目のデータA_I_IN_LA0がラッチされ、次いで、次のクロックでカウント0(CNT0)は、ローとなり、カウント1(CNT1)がハイになりながら、D-FF21-3-2がイネーブルされて第2番目のデータA_I_IN_LA1がラッチされる。
【００２５】
上記のような動作を通して、第3番目のデータがラッチされ、続いて、次のデータがラッチされ、第15番目のクロックでは、カウント15(CNT15)がハイとなり、D-FF21-3-16がイネーブルされて第15番目のデータA_I_IN_LA15がラッチされる。
【００２６】
ここで、変換部21-3内のD-FF21-3-1〜21-3-16から出力されるデータLA_A_I_IN0〜15は、図５に示すように、その始まるタイミングが全部異なるので、データのタイミングを合せるために、上記並列データラッチ部21-5へ出力させる。
【００２７】
この場合、上記16進カウンタ21-2は、PP2S信号がローとなれば、クリア(Clear)され、ハイとなれば、カウントを開始するが、CHIPX16の立ち下がりエッジ(Falling Edge)に合せてカウントをすることとなる。
【００２８】
そして、NOTゲートからなる反転部21-4を介して上記16進カウンタ21-2の第15番目のカウント値CNT15を反転して、その反転値を上記並列データラッチ部21-5内のD-FF21-5-1〜21-5-16のクロック端子に入力すれば、その並列データラッチ部21-5内のD-FF21-5-1〜21-5-16は、そのD-FF21-3-1〜21-3-16で変換されて出力されるデータLA_A_I_IN 0〜15をラッチしてから、上記反転部21-4から出力されるカウント値（反転値）の入力に応じてそれと同じタイミングに合せて並列データA_I_OUT 0〜15を出力する。
【００２９】
ここで、上記変換部21-3で変換された並列データの出力タイミングが各々異なるので、上記並列データラッチ部21-5は、そのタイミングを一致させるために、並列データをラッチしてから上記反転部21-4のカウント値の入力に応じてそれと同じタイミングに合せて並列データを出力させている。
【００３０】
上記CHIPX16、PP2S、直列データA_I_IN、ラッチされた直列データA_I_IN_LA、カウント信号CNT 0〜15、ラッチされたデータLA_A_I_IN 0〜15、並列データA_I_OUT 0〜15のタイミング図が図５に示されている。
【００３１】
一方、図２のパリティ検査部22は、上記直並列変換部21で変換された並列データからODDパリティを検査してデータにエラーが発生したか否かを確認した後、この確認結果を状態処理部23と出力制御部24とに各々出力する。
【００３２】
上記状態処理部23では、上記パリティ検査部22で検査されたパリティ状態に応じて割込みを発生し、その状態をCPU(図示せず)からのクリア信号が入力される前まで維持する。一方、出力制御部24では、上記パリティ検査部22で検査されたパリティ状態を確認して、エラーが発生した場合には、ロー信号を出力し、エラーが発生しなかった場合には、上記直並列変換部21で変換された並列データを出力する。
【００３３】
上記状態処理部23の場合、CPUがINT_CLR信号を出力すれば、割込み及びパリティ状態を初期化させるが、割込みは、ハイに、パリティエラー状態は、ローに各々初期化させる。
【００３４】
入力されたデータにエラーが発生した場合の状態処理部23の動作を説明すれば、状態処理部23はこの場合に上記パリティ検査部22からのローのパリティ状態を出力するので、状態処理部23内のD-FF23-1は、そのローのパリティ状態をラッチする。
【００３５】
そして、D-FF23-2は、LATCH-CLK信号に応じてクロックがローからハイに変換されながら、その出力もローからハイに変換されて、出力制御部24にハイ信号の状態を入力する。
【００３６】
以後、反転部23-3では、上記D-FF23-1から出力されるローのパリティ状態を反転して、このハイ信号をD-FF23-4のクロック端子CLKに出力する。
【００３７】
これによって、上記D-FF23-4は、上記反転部23-3から出力されるローのパリティエラー状態を、クロック信号で入力されて、ハイ信号であるVCCをD-FF23-5のクロック端子CLKに出力しながら、ローのパリティエラー状態PARITY_AIを出力する。
【００３８】
次いで、上記D-FF23-5は、上記D-FF23-4から出力されるハイのパリティエラー状態をクロック信号で入力されて、ロー信号であるGNDを割込みINTとして出力させる。
【００３９】
上記のように入力されたデータにエラーが発生した場合には、割込みがハイからローに変化し、パリティエラー状態は、ローからハイに変化することとなる。
【００４０】
もし、エラーが発生しなければ、パリティ検査部22の出力がハイとなって、D-FF23-4のクロックがハイからローに変化することとなるが、D-FF23-4がポジティブエッジ(Positive-Edge)で動作するために、その出力には変化がなくなって割込み及びパリティエラー状態は現在の状態を維持することとなる。
【００４１】
この時、CPUは、割込みを認識してパリティエラー状態を読み出すと共に、INT_CLR信号を出力して、割込み及びパリティ状態を初期状態にする。
【００４２】
上記出力制御部24においては、パリティエラー発生判断部24-1が上記状態処理部23内のD-FF23-2の状態を確認して、これによりパリティエラーが発生したか否かを判断する。
【００４３】
もし、エラーが発生した場合であるならば、マルチプレクサー24-2の選択値をローにしてGND入力をそのまま続けて出力し、エラーが発生しなかった場合であるならば、マルチプレクサー24-2の選択値をハイにして上記直並列変換部21で変換された並列データを出力する。
【００４４】
尚、本発明の技術思想は、上記好ましい実施の形態によって具体的に記述されたが、上記した実施の形態はその説明のためのものであって、その制限のためのものでないことに留意されるべきである。また、本発明の技術分野の通常の専門家であるならば、特許請求の範囲に記載された本発明の技術思想の範囲内で種々の実施の形態が可能であることを理解されるべきである。
【００４５】
【発明の効果】
以上説明したように、本発明によれば、IS-2000移動通信システム用基地局モデムから出力される直列データを並列データに変換してこれを出力端末に出力する際に、基地局モデムの出力データに対してパリティを検査することでエラーが発生したデータが出力端末に伝送されないように、そのデータを予め遮断するように図ったので、通話品質の低下を防止することができる。
【図面の簡単な説明】
【図１】本発明を適用したIS-2000移動通信システム用基地局モデムの出力データ処理装置の構成を示すブロック構成図である。
【図２】図１の出力データ処理装置の詳細ブロック構成図である。
【図３】図２の直並列変換部の詳細ブロック構成図である。
【図４】図３の直並列変換部の詳細ブロック構成図である。
【図５】図４の直並列変換部内の各部の信号のタイミングを示すタイミング図である。
【図６】図２の状態処理部の詳細ブロック構成図である。
【図７】図２の出力制御部の詳細ブロック構成図である。
【図８】従来のCDMA用基地局モデムの出力データ処理装置の一構成例を示すブロック構成図である。
【図９】従来のCDMA用基地局モデムの出力データ処理装置の他の構成例を示すブロック構成図である。
【符号の説明】
１０ IS-2000基地局モデム
２０ 出力データ処理装置
２１ 直並列変換部
２１−１ 直列データラッチ部
２１−２ １６進カウンタ
２３−３ 変換部
２１−４ 反転部
２１−５ 並列データラッチ部
２２ パリティ検査部
２３ 状態処理部
２４ 出力制御部
２４−１ パリティエラー発生判断部
２４−２ マルチプレクサー
２５ 出力制御部
Claims (4)
- ＩＳ−２０００移動通信システム用基地局モデムから供給される直列データを並列データに変換する直並列変換部と、
前記直並列変換部で変換された並列データに埋め込まれているパリティコードを検査するパリティ検査部と、
前記パリティ検査部で検査されたパリティコードの状態に応じて割込みを発生し、その状態をクリア信号が入力されるまで維持する状態処理部と、
前記パリティ検査部で検出された前記パリティ状態を確認して、エラーが発生している場合には、ロー（ｌｏｗ）信号を出力し、エラーが発生しなかった場合には、前記直並列変換部で変換された並列データを出力する出力制御部と
を有することを特徴とするＩＳ−２０００移動通信システム用基地局モデムの出力データ処理装置。 - 前記直並列変換部が、
前記基地局モデムから供給される直列データをラッチする直列データラッチ部と、
１６個のカウント値を順に出力する１６進カウンタと、
前記直列データラッチ部から供給される直列データをラッチした後、前記１６進カウンタからのカウント値に応じてそのラッチされたデータを順に出力することによって、前記直列データを並列データに変換する変換部と、
前記１６進カウンタの最後のカウント値を反転してその反転した値を出力する反転部と、
前記変換部で変換された並列データをラッチした後、前記反転部からの前記反転値の入力に応じてそれと同じタイミングで該並列データを出力する並列データラッチ部と
を有することを特徴とする請求項１に記載のＩＳ−２０００移動通信システム用基地局モデムの出力データ処理装置。 - 前記状態処理部が、
前記パリティ検査部で検査されたパリティ状態データをラッチする第１ラッチ部と、
前記パリティ検査部で検査されたパリティ状態をラッチした後、その同じパリティ状態を前記出力制御部に出力する第２ラッチ部と、
前記第１ラッチ部から出力されるパリティ状態を反転する反転部と、
該反転部で反転されたパリティ状態をクロック信号として入力してパリティエラー状態情報を出力する第３ラッチ部と、
前記第３ラッチ部からの前記パリティエラー状態情報をクロック信号として入力して割込みを出力する第４ラッチ部と
を有することを特徴とする請求項１または２に記載のＩＳ−２０００移動通信システム用基地局モデムの出力データ処理装置。 - 前記出力制御部が、
前記状態処理部内の前記第２ラッチ部の状態を確認してパリティエラーが発生したか否かを判断するパリティエラー発生判断部と、
前記パリティエラー発生判断部の判断結果に応じて、パリティーエラーが発生した場合には、選択値をロー（ｌｏｗ）にして接地（ｇｒｏｕｎｄ）入力をそのまま出力し、、パリティーエラーが発生しなかった場合には、選択値をハイ（Ｈｉｇｈ）にして前記直並列変換部で変換された並列データを出力する出力部と
を有することを特徴とする請求項３に記載のＩＳ−２０００移動通信システム用基地局モデムの出力データ処理装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2000-21926 | 2000-04-25 | ||
| KR1020000021926A KR20010097656A (ko) | 2000-04-25 | 2000-04-25 | 아이에스-2000용 기지국 모뎀의 출력 데이터 처리장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001359154A JP2001359154A (ja) | 2001-12-26 |
| JP3569718B2 true JP3569718B2 (ja) | 2004-09-29 |
Family
ID=19666786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001118699A Expired - Fee Related JP3569718B2 (ja) | 2000-04-25 | 2001-04-17 | Ｉｓ−２０００移動通信システム用基地局モデムの出力データ処理装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20010034861A1 (ja) |
| JP (1) | JP3569718B2 (ja) |
| KR (1) | KR20010097656A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7979911B2 (en) | 2003-10-08 | 2011-07-12 | Microsoft Corporation | First computer process and second computer process proxy-executing code from third computer process on behalf of first process |
| US8103592B2 (en) * | 2003-10-08 | 2012-01-24 | Microsoft Corporation | First computer process and second computer process proxy-executing code on behalf of first process |
| CN100413349C (zh) * | 2005-03-11 | 2008-08-20 | 佛山市顺德区顺达电脑厂有限公司 | 不同移动终端的双字节字符数据备份及转换方法 |
| US7483018B2 (en) * | 2005-05-04 | 2009-01-27 | Microsoft Corporation | Systems and methods for providing a combined pen and mouse input device in a computing system |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6356555B1 (en) * | 1995-08-25 | 2002-03-12 | Terayon Communications Systems, Inc. | Apparatus and method for digital data transmission using orthogonal codes |
| KR100199959B1 (ko) * | 1996-10-14 | 1999-06-15 | 김영환 | 시디엠에이 이동통신 시스템의 패리티 검사장치 및 그 방법 |
| US5966416A (en) * | 1996-11-21 | 1999-10-12 | Dsp Group, Inc. | Verification of PN synchronization in a spread-spectrum communications receiver |
| KR100248379B1 (ko) * | 1997-06-16 | 2000-03-15 | 정선종 | 단일 콘케티네이티드 부호기를 이용한 통신 장치 및 이를 이용한 통신 방법 |
| US6332173B2 (en) * | 1998-10-31 | 2001-12-18 | Advanced Micro Devices, Inc. | UART automatic parity support for frames with address bits |
| US6621804B1 (en) * | 1999-10-07 | 2003-09-16 | Qualcomm Incorporated | Method and apparatus for predicting favored supplemental channel transmission slots using transmission power measurements of a fundamental channel |
-
2000
- 2000-04-25 KR KR1020000021926A patent/KR20010097656A/ko not_active Ceased
-
2001
- 2001-03-29 US US09/821,351 patent/US20010034861A1/en not_active Abandoned
- 2001-04-17 JP JP2001118699A patent/JP3569718B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001359154A (ja) | 2001-12-26 |
| US20010034861A1 (en) | 2001-10-25 |
| KR20010097656A (ko) | 2001-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5844923A (en) | Fast framing of nude ATM by header error check | |
| EP0977109A1 (en) | Method and apparatus for synchronizing data transfers in a logic circuit having plural clock domains | |
| EP0124594A1 (en) | METHOD AND APPARATUS FOR TRANSMITTING AND RECEIVING INFORMATION MESSAGES. | |
| US6477184B1 (en) | Time-division multiplexing transmission system | |
| JP3569718B2 (ja) | Ｉｓ−２０００移動通信システム用基地局モデムの出力データ処理装置 | |
| US5764967A (en) | Multiple frequency memory array clocking scheme for reading and writing multiple width digital words | |
| JP3612660B2 (ja) | 擬似エラー付加回路 | |
| US7358868B2 (en) | Method and circuit system for the synchronous transmission of digital signals through a bus | |
| EP1683031B1 (en) | Method and apparatus for maintaining data density for derived clocking | |
| JP3052848B2 (ja) | フレーム同期保護回路 | |
| JPS6273826A (ja) | フレ−ム送受信方式 | |
| JP2768287B2 (ja) | 一致検出回路 | |
| US6981206B1 (en) | Method and apparatus for generating parity values | |
| JPH05151007A (ja) | Ｃｒｃ演算装置 | |
| KR920001856B1 (ko) | 교환기 노드간의 순환 반복 코드 시그날링 검출회로 | |
| JP3266789B2 (ja) | 通信制御装置 | |
| JP3422403B2 (ja) | パス監視システム | |
| JP3385998B2 (ja) | Ａｔｍセル同期回路 | |
| JP2591164B2 (ja) | パリティ演算回路 | |
| JP3134746B2 (ja) | ディジタル無線通信装置 | |
| KR940008314A (ko) | 병렬 비동기 전달 방식(atm) 셀 헤더 에러 검출 회로 | |
| KR880001194B1 (ko) | 에러처리시의 인코더 인터페이싱 방법 | |
| KR19980085664A (ko) | 시디엠에이(cdma) 이동통신교환기의 프로세서간 직렬통신시 연속적인 데이터 프레임 생성장치 | |
| JPS62196924A (ja) | 符号変換方式 | |
| JPS62188521A (ja) | アドレス発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20040116 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040119 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040309 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040408 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040413 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20040430 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040507 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |