JPS6275743A - マイクロ命令診断方式 - Google Patents

マイクロ命令診断方式

Info

Publication number
JPS6275743A
JPS6275743A JP60214931A JP21493185A JPS6275743A JP S6275743 A JPS6275743 A JP S6275743A JP 60214931 A JP60214931 A JP 60214931A JP 21493185 A JP21493185 A JP 21493185A JP S6275743 A JPS6275743 A JP S6275743A
Authority
JP
Japan
Prior art keywords
microinstruction
data
rib
instruction
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60214931A
Other languages
English (en)
Inventor
Tomokazu Abe
阿部 智和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Computer Engineering Corp
Original Assignee
Toshiba Corp
Toshiba Computer Engineering Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Computer Engineering Corp filed Critical Toshiba Corp
Priority to JP60214931A priority Critical patent/JPS6275743A/ja
Publication of JPS6275743A publication Critical patent/JPS6275743A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「発明の技術分野J 7を発明は、マイクロプログラムilJ御方式の計算搬
におけるマイクロ命令診断方式に関する。
[発明の技術的背景] 従来この種の訂算機にあけるインストラクションバッフ
ァ(以下RIBと称する)の周辺は、第2図に示すよう
な回路を採っている。即ら符@1はRIBで、主メモリ
2からフェッチしたユーザ命令を保持する。符号3は共
通バス50を通して主メモリ2へのアクセスを制御する
バスコントローラでおる。符号4は主メモリから命令を
フェッチするマイクロ命令100又は主メモリ2のリー
ドリクエスト信号200のどちらかをバスコントローラ
3へ通過させるゲートでおる。符号5はロード信@30
0によってRIBlからロードされた命令を処理する命
令処理部である。符号6はRIBlから命令を命令処理
部5ヘロードした後、RIBIが空であるかないかを検
出し、空であった場合にリードリクエスト信号200を
出力するRIBチェック回路である。
上記のような回路構成CはRIB関連のマイクロ命令の
診断をするには、一度主メ[す2に特定のデータを書き
込んでおいで、そのデータをフェッチするマイクロ命令
100もしくは次の命令をRI81から命令処理部5ヘ
ロードした(卦に主メモリ2から前記データをフェッチ
するマイクロ命令によって、前記主メモリ2内のデータ
をRIBIにロードすることにより行なわれている。
[前日技術の問題点] 従って、RIB関連の命令を診断するには主メモリ2の
動作が保証されていなければならず、保証されない場合
は診断の対象がRIBIに限定できなくなるという欠点
があった。
[発明の目的] 本発明の目的は、上記の欠点に鑑み、インストラクショ
ンバッファ関連のマイクロ命令を対象として診断するよ
うにすればよく精度の高い診断を行なうことができるマ
イクロ命令診断方式を提供することにおる。
[発明の概要] 本発明は、メモリから読み出されるデータの代りに、算
術論理演算回路が出力するデータをインストラクション
バッファに保持させ、保持されたデータを命令処理部ヘ
ロードさせることにより、上記目的を達成するものであ
る。
[発明の実施例] 以下本発明の一実施例を従来例と同一部には同一符号を
付して図面を参照して説明する。符号」はインストラク
ションバッファ(RIB>で、符号2は主メモリである
。符号3はバスコントローラで、符号4はバスコントロ
ーラへ入力する信号を制御するゲートである。符@5は
RIBIからロードされたデータを処理する命令処理部
であり、符号6はRIBチェック回路でおる。符号7は
算術論理演算回路(ALU>で、この回路7からのデー
タ400はセレクタ8を介してRIBlに出力されてい
る。セレクタ8はデータ400ALUIと、主メモリ2
からのデータ500DMIのどちらか一方を選択するよ
うに構成されている。即ち、セレクタ8からは第1マイ
クロ命令600によってデータ400A L LJ 1
が選択出力され、前記@1マイクロ命令800の反転信
号によって、データ500 DM■が選択出力される。
ゲート9はRIBチェック回路6が出力するリクエスト
信号200 、j−7リツプフロツプ(F、/F)10
が出力する制御信号700によって阻止するもので、制
御信号700がオフの場合はリクエスト信号200はゲ
ート9を通過してゲート4へ入力される。フリップフロ
ップ10は第2マイクロ命令800によってセットされ
、第3マイクロ命令100によってリセットされる。な
お、ノリツブフロップ10がセットされると制御信号7
00がオンとなる。
次に本実施例の動作について説明する。先ず、通常の命
令フェッチを示す第3マイクロ命令100が出力される
と、この命令100はゲート4を通過し、バスコントロ
ール信号となってバスコントローラ3へ入力される。こ
れにより、バスコントローラ3は主メモリ2にリード信
号900を与えるため、メモリ2内の命令が読み出され
、これかデータ500としてセレクタ8へ入力される。
通常、第1マイクロ命令600は出力されていないため
、セレクタ8からは上記データ500が通過し、RIB
lへ入力されここで保持される。その後、RIBlに格
納した命令を実行する第4マイクロ命令300が入力さ
れると、RIBIの内容は命令処理部5ヘロードされ、
1つのマイクロ命令が実行される。一方、RIBチェッ
ク回路6はRIBIの空き状態を監視し、RIBlが空
になったことを検出すると、主メモリ2のリードリクエ
スト信号200をゲート9へ出力する。この時、上記し
た第3マイクロ命令100が出力された際に、フリップ
フロップ10はリセットされ、このフリップフロップ1
0からゲート9へ出力される制御信@700はオフとな
っている。このためリフニス1〜信、Q200はゲート
9、ゲート4を通過してバスコントロール信号となりバ
スコントローラ3へ入力される。このため、バスコント
ローラ3は主メモリ2にリード信号900を与え、主メ
モリ2内の命令を読み出す。後の動作は上記の動作と同
様に、ここで読み出された命令はデータ500としてセ
レクタ8を通過してRIBlに保持される。このRIB
lに保持された主メモリ2からの命令は上記と同様に命
令処理部5ヘロードされ、次のマイクロ命令が実1′:
Jされると共に、RIBチェック回路6がら主メモリ2
のリードリクエスト信号200が出力される。
上記のような動作が繰り返されて主メモリ2内の命令が
順次実行される。
次に、RIBI関連のマイクロ命令の診断を行なう時に
は、先ず第1マイクロ命令600が出力されることによ
り、セレクタ8は、算術論理演算回路7からのデータ4
00ALUIを選択通過し、RIBIへ出力する。その
1多、第2マイクロ命令800がRIBlへ出力される
と、RIBlに保持されたデータが命令処理部5ヘロー
ドされ処理される。RIBチェック回路6はRIBlが
空になったことを検出すると同様にリードリクエスト信
号200をゲート9へ出力する。しかし、フリップフロ
ップ10は第2マイクロ命令800によってセットされ
ているため、フリップフロップ10からの出力信号70
0はオンとなり、リードリクエスト信号200のゲート
9の通過を阻止する。従って、バスコントローラ3には
リードリクエスト信号200による、バスコントロール
信号が入力されないため、メモリ2から命令が読み出さ
れることがなくなる。
本実施例によれば、算術論理演算回路7からのデータ4
00をRIBlに保持させた後、このデータを命令処理
部5ヘロードさせることにより、主メモリ2の有無に関
係なくRIBI関連のマイクロ命令(第1〜第4)に対
象を絞って診断を行なえばよく、診断の精度を向上させ
ることができる。
以上記述した如く本発明のマイクロ命令診断方式によれ
ば、主メモリから読み出されるデータの代りに、算術論
理演算回路が出力するデータをインストラクションバッ
ファに保持させ、保持されたデータを命令処理部ヘロー
ドさせることにより、インストラクションバッファ関連
のマイクロ命令に診断の対象を限定して精度の高い診断
を行ない得る効果がある。
【図面の簡単な説明】
第1図は本発明のマイクロ命令診断方式を適用した計算
機の一実施例を示したブロック図、第2図は従来のマイ
クロ命令診断方式を適用した計算機の一例を示したブロ
ック図である。 1・・・インストラクションバッファ 2・・・主メモリ    3・・・バスコントローラ4
.9・・・ゲート   5・・・命令処理部6・・・R
IBチェック回路 7・・・算術論理演算回路 8・・・セレクタ   10・・・フリップフロップ代
理人 弁理士  則 近 憲 缶 周      山 玉   −

Claims (1)

    【特許請求の範囲】
  1. 主メモリとインストラクションバッファとの間に設けら
    れたセレクタと、このセレクタの他方の入力に接続され
    た算術論理演算回路と、上記算術論理演算回路からの出
    力データを選択するよう前記セレクタを制御する第1マ
    イクロ命令と、この第1マイクロ命令の後に出力される
    第2マイクロ命令によつて前記インストラクションバッ
    ファからの出力データを命令処理部に出力せしめる手段
    と、前記第2マイクロ命令によつて上記主メモリに出力
    される命令リードリクエストを抑止する手段とを具備す
    るマイクロ命令診断方式。
JP60214931A 1985-09-30 1985-09-30 マイクロ命令診断方式 Pending JPS6275743A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60214931A JPS6275743A (ja) 1985-09-30 1985-09-30 マイクロ命令診断方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60214931A JPS6275743A (ja) 1985-09-30 1985-09-30 マイクロ命令診断方式

Publications (1)

Publication Number Publication Date
JPS6275743A true JPS6275743A (ja) 1987-04-07

Family

ID=16663941

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60214931A Pending JPS6275743A (ja) 1985-09-30 1985-09-30 マイクロ命令診断方式

Country Status (1)

Country Link
JP (1) JPS6275743A (ja)

Similar Documents

Publication Publication Date Title
JP2539199B2 (ja) デジタルプロセッサ制御装置
US5241679A (en) Data processor for executing data saving and restoration register and data saving stack with corresponding stack storage for each register
US4628436A (en) Digital controller
US4928226A (en) Data processor for parallelly executing conflicting instructions
JPS5935056B2 (ja) デ−タ処理装置
US6229543B1 (en) Microprocessor, and graphics processing apparatus and method using the same
US4631672A (en) Arithmetic control apparatus for a pipeline processing system
JPS6275743A (ja) マイクロ命令診断方式
EP0169577B1 (en) Microcomputer
JP2918019B2 (ja) シングルチップマイクロプロセッサのテスト回路
US6727903B1 (en) Microprocessor, and graphics processing apparatus and method using the same
JPH0222413B2 (ja)
JP3144004B2 (ja) 条件分岐処理装置
JP2697695B2 (ja) アダプタ装置
JPS6028014B2 (ja) マイクロプロセツサ
JPS6326416B2 (ja)
JPS6223894B2 (ja)
JPS5936853A (ja) 演算処理装置
JPS58106642A (ja) 並列演算装置
JPS6113612B2 (ja)
JPS62143138A (ja) マイクロプログラム制御装置
JPS63271530A (ja) 命令実行制御方式
JPS58221444A (ja) マイクロプログラム制御装置
JPH01250147A (ja) マイクロプロセッサ
JPS6027070A (ja) ベクトル処理装置