JPS6275850A - マイクロ命令実行制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 、■ｆ明の技（ｈ分野］ この発明は、動的ページング並びに静的べ〜ジン′ｊの
両ページング方式を適用する仮想記憶シス−ｒムに係り
、特（Ｊ−データ書込み時におけるフイ・′１１］砧令
実行υ制御方式に関する。

［発明の技術的背碩とその問題点］ 比較的小８間の主記憶装置と、大容量の外部記憶装置か
ら成る物理構造を用いて、プログラムからみると自分の
思うままに使える大容量のアドレス空間から成る論理構
造を突環するしのに、仮想記憶５・ステムがある。この
種の仮想記憶システムでは、第２図に示すように、仮想
アドレスを実アドレスに変換するアドレス変換Ｓ装置１
１が主記憶装置（ｆｖｔ役１Ｌｉ）１２制陣用のメモリ
コントロールユニット（ＭＣＵ）１３に設けられるのが
一般的である。

アドレス変換装Ｍ１１は、上記のアドレス変換１こおい
て、目的ページが主記憶上に存在しないことを判断する
とＣＰ　Ｕ　１４にベージフｔ−ル１−発生を通知する
。

さてＣＦ）Ｕ１４は、Ｎ込み要求時においては、読出し
要求時と異なってデータを持つ必要がないことから、次
のマイクロ命令の実行に進むことが可能である。しかし
、この方式では、書込み要求に灼応してページフォール
トが発生した場合、ｃ　ｐ　ｖ　１４の状態が席込み要
求時の状態から変化してしまうため、ページイン処理後
の命令再実行が困難となる。

そこで従来は、ページフォールトが発生した場合に、そ
の時点のＣＰ　Ｕ　１４の内部状態を保存してベージイ
ン処理後の命令再実行を可能とするために、書込み要求
に後続するマイクロ命令を実行せず、メ［リコントロー
ルユニット１３からの応答（正常終了また（まページフ
ォールト発生を示すページフォールト通知）を待って命
令実行を再開するマイクロ命令実１１侍も発生回路１５
がＣＰＵ１４内に設けられていた。しかし、マイクロ命
令実行侍ら発生回路１５を用いた方式では、肉込み要求
毎に必ず持ちサイクルが発生するため、ＣＰ　ｔＪ　１
４の凱理性能が低下する問題があった。

これに対して、出込み要求時点でのＣＰ口内部状態を保
存してあき、ページフォールト光生に喝える方式も知ら
れている。しかし、この方式は、処理が複唯で、月つＣ
Ｐ　Ｕ内のハードウェア学の増加を沼く欠員があった。

［発明の目的］ この発明は上記事情に鑑みてなされたものでその目的は
、間中な構成でありながら、データ回込み要求時に６い
て必要であったページフォールト通知の持ちサイクルの
発生を最少限【こ抑えることができるマイクロ命令実行
制御方式を提供することにある。

［発明の概要Ｊ この発明では、オペレーティングシステムが実行を管理
するジョブまたはタスク毎、或はセグメント毎に動的ペ
ージングの対家であるか否かを示す第１情報を保持する
保持手段が設けられる。プログラムステータスワード或
はセグメントが切替わると、該当ジョブまたはタスク或
はセグメントに対応する保持手段に保持されている第１
情報が、プログジムステータスワード或は上記保持手段
とは異なる仙の保持手段に第２情報として設定される。

口の第２情報は、実行中のプログラム或は該当セグメン
トが動的ページングの対象であるか否かを示すもので、
メモリ制御回路から出力される店込み要求信号と共に制
す０信号生成手段に導かれる。制御２Ｄ信号生成手段は
、第２情報および内込み要求信号によりページフォール
ト発生の可能性のある書込み要求であることを示す制御
信号を生成する。この制御信号は実行持ち制（社）手段
に導かれる。実行侍ら制御手段は、上記制御信号に応じ
てマイクロ命令の実行待ちを制御１１する。

即ち、この発明は、動的ページング方式のときのみペー
ジフォールト発生の可能性があることに着目して成され
たもので、書込み要求時において実行中プログラム或は
書込み対象セグメン１−が動的ページングの対９である
か否かにより、マイクロ命令の実行待ち（即ち、ページ
フォールト通知侍らサイクル）を発生するようにしたも
のである。

［発明の実施例］ 以下、この発明の一実施例を図面を参照して説明する。

なお、この実施例は、動的ページング並びに静的ページ
ングの両ページング方式を適用する仮想記憶システムに
適用した場合である。上記動的ページング方式並びに静
的ページング方式は、仮想記憶システムにおける主記憶
装置と外部記憶袋間との間でのページのロールアウト、
ロールインの方式として知られているものである。動的
ページング方式では、成るジョブを実行する場合、その
ジョブの必要とする情報が主記憶上に存在するか否かは
、実際に情報にアクセスする時点で判別される。もし必
要とする情報が主記憶上に存在しなければページフォー
ルｌ−を発生し、その時点で不要なページをロールアウ
ト（ページアウト）し、必要とするページをロールイン
（ベージイン）し、ジョブを実１１シ続ＩＪる。一方、
静的ページング方式では、成るジョブを実行する場合、
そのジョブ（タスク）で必要とされる情報を主記憶上に
配置し、ページフォールト発生のない環境にした後にジ
ョブを実行する。

第１図（ａ）はこの発明の一実施例を示すブ］コック構
成図であり、２）はオペレーティングシステム（以下、
Ｏ８と称する）の管理の下でジョブ〈またはタスク）毎
に用意されるセグメント管理テーブル（以下、単に管理
テーブルと称する）である。管理テーブル２）は、該当
ジョブに割当てられるセグメント数分のエントリを有し
ている。管理テーブル２）の各エントリには、対応セグ
メント領域を示すベース情報（ベースアドレス）、実行
リング番号など周知のメモリアクセス用セグメント管理
情報の他に、対応セグメントを使用するジョブが動的ペ
ージングによって実行されるか或は静的ページングによ
って実行されるかを示す第１ページング方式指示ビット
２２が用意されている。

即ち、この実施例では、Ｏ８が実行を管理するジョブ（
またはタスク）毎に適用ページング方式を割当てるよう
にしている。２３はジョブと管理テーブル２）との対応
を示す管理テーブルディレクトリである。管理テーブル
ディレクトリ２３の各エントリには、該当ジョブに対応
する管理テーブル２）を指定する管理テーブルポインタ
および同テーブル２）のエントリ数（即ち該当ジョブに
割当てられたセラメン１−敗）などの情報が記述されて
いる。管理テーブル２）および管理テーブルディレクト
リ２３は、図示せぬ主記憶上に置かれる。

２４は現在実行中のプログラムの状態を示すプログラム
ステータスワード（以下、Ｐ　Ｓ　Ｗと称する）である
。ＰＳＷ２４は、実行中のプログラムが動的ページング
の対象であるか否かを示す第２ページング方式指示ヒツ
ト２５を有している。２Ｇは主記憶に対するデータ書込
み要求時にデータ書込み要求信号２）を出力するメモリ
アクセス制御回路、２８は例えば２人力のアンドゲート
である。アンドゲート２８の一方の入力には、ＰＳＷ２
４中のページング方式指示ごット２５が信号２９として
供給され、アントゲ−［・２８の他方の入力にはメモリ
アクセス制御回路２６からのデータ書込み要求信号２７
が供給される。アンドゲート２８から出力される信号３
０は、マイクロ命令の実行を制御するマイクロ命令実行
待ち発生回路３１に供給される。ＰＳＷ２４、メモリア
クセス制御回路２６、アンドゲート２８および実行侍ら
発生回路３１は、図示せぬＣＰＵ内に用意されている。

次に第１図（ａ）の構成の動作を説明でる。

まず、この実施例に関係するソフトウェアの管理方式に
ついて説明する。この実施例では、Ｏ８は、実行を管理
するジョブ（またはタスク）毎に、同ジョブに割当てる
セグメントを管理するための管理テーブル２）を生成す
る。この際Ｏ８は、ジョブ毎に、動的ページングによっ
て実行されるか静的ページングによって実行されるかの
削付けを行ない、その割付は状態を管理テーブル２）の
各エンドりのページング方式指示ピッ１−２２に反映さ
せる。

ここでは、ページング方式指示ビット２２が１゛′て・
、対応セグメントが割当てられたジョブが動的ページン
グの対家となることを示し、Ｏ”で静的ページングの対
象となることを示す。そして、１０グラム切替え時に６
けるＰＳＷ２４の切替えにおいて、新たに実行すべきプ
ログラムに割当てられるセグメントに対応する管理テー
ブル２）内エントリのページング方式指示ビット２２が
、新ＰＳＷ２４中のページング方式指示ビット２５とし
て用いられる。

即も、この実施例では、例えば成るユーザジョブは静的
ページングを行ない、このユーザジョブによって呼ばれ
るＯ８下の１．１０（入出力）ジョブは動的ページング
を行なうというように、ジョブ角にページング方式を管
理し、実行中のブ［１グラムの状態を示すＰＳＷ２）＋
の特定ヒラｌ−（、ｍこではページング方式指示ピッ１
〜２５）に実（テ中プロｒｌラム（を含むジョブンのペ
ージング方式を反映させている。ページング方式指示ビ
ット２５は、ｆｆ？う中プログラムが動的ページングの
対条の場合にＩＩ　１　Ｎとなり、静的ページングの対
象の場合に１１０１１となる。

ＰＳＷ２４中のページング方式指示ピノ（−２５は、ペ
ージフォールトが発生する可能性が４ちる（”］“のと
き）か否かを示す信号２９としてアンドゲート２８に供
給される。アンドゲート２８には、メモリツクセス制御
回路２Ｇから出力されるデータ内込み要求信号２７も供
給される。データ書込み要求信号２７は、実行マイクロ
命令がデータ書込み要求の場合に’１”（有効）となる
。アンドゲート２８は、信号２７．２９の論理積をとり
、両信号がいずれち°゛１″の場合、即らデータ書込み
要求信号２７がデータ書込み要求を示し且つ信号２９が
ページフォールト発生の可能性を示す場合に、データ書
込み要求時にページフォールトが発生することを示す論
理゛１゛。

の信＠３０を出力する。この信号３０はマイクロ命令実
１テ侍も発生回路３１に供給される。

マイクロ命令実行待ち発生回路３１は、アントゲ−１−
２８から出力される信号３０が論理パ１”の場合、デー
タ書込み要求時にページフォールト発生の可能性がある
ことから、もしページフォールトが発生しＩζｊＪｉ　
Ａにその時点のＣＰＵ内部状態を保存してベージイン処
理後の命令再実行Ｓ：可能とするために、データ１込み
要求に後続するマイクロ命令の実行待らをＦする、そし
てマイクロ命令実行待も発生回路、３１は、図示せぬメ
七り〕ン］〜ロールユニ・ｚｔ−１３からの応答（正常
終了またはページフォールト発生を示すページフォール
１−通知）を侍つで命令実行を再開する。

これに対してアンドゲート２８からの信号３０が論理”
　Ｏ”の場合にはページフォール１−発生の可能性がな
いことから、マイクロ命令実行待ち発生回路３１は、デ
ータ書込み要求時であってもマイクロ命令実行待らを発
生することを控える。

即ち、この実施例では、プログラム実行中でデータ書込
み要求があっても、そのプログラムの属するジョブが動
的ページングによって実行されなければ、マイクロ命令
の実行待らは発生しない。

次にこの梵明の伯の実施例を第１図（ｂ）を参照して説
明する。なお、第１図＜ａ）と同一部分には同一符号が
付されている。

第１図（ｂ）において、４１は第１図（ａ）に示す管理
テーブル２）と同様の管理テーブル（セグメント管理テ
ーブル）である。但し管理チーアル・１１は、各エント
リに、対応セグメントが動的ページングの対やとなるか
或は静的ページングの対象となるかを示す第１ページン
グ方式指示ビット４２を有している点で、管１！！テー
ブル２）と異なる。即ら、この実施例では、Ｏ８の管理
対果であるセグメント管毎に適用ページング方式をυｊ
当てるようにした点で、Ｏ８が実行を管理するジョブ毎
に適用ページング方式をυｊ当てるようにした舶記実施
例と異なる。なお４３は、第１図（ａ）の管理テーブル
ブイレフ１−リ２３と同様の管理テーブルディレクトリ
である。

４４は現在実行中のメモリアクセスの対象となるセグメ
ントのセグメント管理情報を保持するセグメント表示レ
ジスタである。セグメント表示レジスタ４４の内容は、
セグメント切替え毎に管理テーブル４１の該当エントリ
の情報に更新される。セラメン１〜管理情報は、該当セ
グメントが動的ページングの対象であるか否かを示す第
２ページング方式指示ビット４５を有している。４８は
２人力のアンドゲートである。アントゲルト４８の一方
の入力には、セグメント表示レジスタ４４のページング
方式指示ビット４５が信号４９として供給され、アンド
ゲート４８の他方の入力にはメモリアクセス副部回路２
６からのデータ内込み要求信号２７が供給される。

アンドゲート４８から出力される信号５０はマイクロ命
令実行待ち発生回路３１に供給される。セグメン（〜表
示レジスタ４４およびアントゲ−１・４８は、メモリア
クセス制御回路２６およびマイクロ命令実？テ侍も発生
回路３１と共に図示せぬＣＰＵ内に用意されている。

次に第１図（ｂ＞の構成の動作を説明する。

まず、この実施例に関係するソフトウェアの管理方式に
ついて説明する。この実施例では、Ｏ８は管理テーブル
４１を生成する際、管理対象となるセグメント毎に、動
的ページング方式の対象となるセグメントであるか静的
ページング方式の対象となるセグメントであるかの割付
けを行ない、その割付は状態を管理テーブル４１の各エ
ントりのページング方式指示ビット４２に反映させる。

ここでは、ページング方式指示どツ１−４２が１″で、
対応セグメントが動的ページングの対象となることを示
し、“０゛′で静的ページングの対象となることを示す
。そしてセグメント切替え時において、新たなセグメン
トに対応する管理テーブル２）内エントリの情報が、セ
グメント管理情報としてセグメント表示レジスタ４４に
保持されることにより、同レジスタ４４のページング方
式指示ビット４５が上記エントリ情報中のページング方
式指示ビット１１２に更新される。したがってページン
グ方式指示ビット４５は、現在実行中のメモリアクセス
の対象セグメントが動的ベージンーグの対象であれば１
′′となり、同セグメントが静的ページングの対象であ
ればｏ′°となる。

セグメント表示レジスタ４４中のページング方式指示ビ
ット４５は、ページフォールトが発生する可能性がある
（　”　１　”のとき）か否かを示す信号４９としてア
ンドゲート４８に供給される。アンドゲート４８には、
メモリアクセス制御回路２６から出力されるデータ書込
み要求信号２７も供給される。アンドグー１〜４８は、
信号２７．４９がいずれも“１”の場合に、データ内込
み要求時にページフォールトが発生することを示す論理
゛１′の信＠５０を出力する。この信号５０はマイクロ
命令実行持ちＲ主回路３１に供給される。マイクロ命令
実行待ち発生回路３１は、アンドゲート４８から出力さ
れる信号５０が論理”　１　”の場合、データ書込み要
求時にページフォールト発生の可能性があることから、
図示せぬメモリコントロールユニットからの応答が到来
するまで後続するマイクロ命令の実行を待たせる。

これに対してアンドゲート４８からの信号５０が論理“
Ｏ１１の場合にはページフォールト発生の可能性がない
ことから、マイクロ命令実行待ち発生回路３１は、マイ
クロ命令実行待ちの発生を控える。

即ち、この実施例では、プログラム実行中でデータ書込
み要求があっても、書込みの対象となるデータの屈する
セグメントが動的ページングの対象でなけば、マイクロ
命令の実行待ちは発生しない。

なお、前記実施例では、キャッシュ方式については述べ
ていないが、この発明は例えばＣＰＩＪ内部にストアス
ル一方式のキャッシュメモリを有する仮想記憶システム
にも適用できる。この場合、アンドゲート２８．４８を
例えば３人カアンドグーｊ〜とし、第１図（ａ）、（ｂ
）の入力信号の他に、キャッシュヒットシないことを示
す信号を更にＩ］。

え、キャッシュにヒツトしないときに限り前記実施例で
の条件によるマイクロ命令の実行持ちを行なうようにし
てもよい。こうすることにより、キャッシュヒラ１−シ
た場合に、ページフォールトの発生する可能性がないに
も拘らずにマイクロ命令の実行待らが発生４る無駄り（
なり、本る。

［発明の効果］ 以り詳）ボしたよろにこの発明によれば、Ｏ８の管理の
下でオペレーションの対雫６ｊに動的ページング対象か
静的ページング対象かを小すことによ′）で、動的ペー
ジングをサボー１−　するために静的ベーシングを行１
；に）てい・２．聾′、１′ｌ′もｆ−タ丙込力時に必
要であったベージノ４−ルｌ〜通知の持ちサイクルのＲ
１を、筒中なバードウ１７を付υ口するｔ、づけで罷少
限に＋ｒｊｌλることかでき、シスｉ゛ム性能の向Ｅが
図れる。

【図面の簡単な説明】

第１図（ａ）は（二の発明の一実施例を示す１０ツク構
成図、第１図（ｂ）はこの発明の使の実施例を示すブロ
ック構成図、第２図は一般的な仮想記憶システムを示す
ブロック図である。 ２）、４１・・・管理テーブル（セグメント管理テーブ
ル）　、　２２．４２・・・第１ページ〕／グ方式指示
ビット、２４・・・ｐｓｗ　＜プロプラムステータスワ
ード）、２５゜４５・・・第２ページング方式指示ピッ
１へ、２６・・・メモリーＰクセス制御回路、２８．４
８・・・アンドゲート、３１・・・ンイクロ命令実行待
ち発生回路、４４・・・セグメ′″／［・表示レジスタ
。 出願人代理人　弁理士　鈴　江　武　音用　１　図 第２図

Claims (4)

【特許請求の範囲】
1. （１）動的ページング並びに静的ページングの両ページ
   ング方式を適用する仮想記憶システムにおいて、オペレ
   ーティングシステムが実行を管理するジョブまたはタス
   ク毎に動的ページングの対象であるか否かを示す第１情
   報を保持する保持手段と、実行中のプログラムが動的ペ
   ージングの対象であるか否かを示す第２情報を有するプ
   ログラムステータスワードであつて、同ワードが切替わ
   る毎に上記第２情報が該当ジョブまたはタスクに対応す
   る上記第１情報に更新されるプログラムステータスワー
   ドと、少なくとも上記プログラムステータスワード中の
   上記第２情報およびメモリ制御回路から出力される書込
   み要求信号によりページフォールト発生の可能性のある
   書込み要求であることを示す制御信号を生成する制御信
   号生成手段と、この制御信号生成手段により生成される
   上記制御信号に応じてマイクロ命令の実行待ちを制御す
   る実行待ち制御手段とを具備することを特徴とするマイ
   クロ命令実行制御方式。
2. （２）上記制御信号生成手段は、上記プログラムステー
   タスワード中の上記第２情報およびメモリ制御回路から
   出力される書込み要求信号並びにキャッシュヒットの有
   無を示す信号により上記制御信号を生成することを特徴
   とする特許請求の範囲第１項記載のマイクロ命令実行制
   御方式。
3. （３）動的ページング並びに静的ページングの両ページ
   ング方式を適用する仮想記憶システムにおいて、オペレ
   ーティングシステムの管理対象となるセグメント毎に動
   的ページングの対象であるか否かを示す第１情報を保持
   する第１保持手段と、処理対象セグメントが動的ページ
   ングの対象であるか否かを示す第２情報であつて、セグ
   メントが切替わる毎に同セグメントに対応する上記第１
   情報に更新される第２情報を保持する第２保持手段と、
   少なくとも上記第２保持手段に保持されている上記第２
   情報およびメモリ制御回路から出力される書込み要求信
   号によりページフォールト発生の可能性のある書込み要
   求であることを示す制御信号を生成する制御信号生成手
   段と、この制御信号生成手段により生成される上記制御
   信号に応じてマイクロ命令の実行待ちを制御する実行待
   ち制御手段とを具備することを特徴とするマイクロ命令
   実行制御方式。
4. （４）上記制御信号生成手段は、上記第２保持手段に保
   持されている上記第２情報およびメモリ制御回路から出
   力される書込み要求信号並びにキャッシュヒットの有無
   を示す信号により上記制御信号を生成することを特徴と
   する特許請求の範囲第３項記載のマイクロ命令実行制御
   方式。