JPS6276673A - 高耐圧半導体装置 - Google Patents
高耐圧半導体装置Info
- Publication number
- JPS6276673A JPS6276673A JP60216586A JP21658685A JPS6276673A JP S6276673 A JPS6276673 A JP S6276673A JP 60216586 A JP60216586 A JP 60216586A JP 21658685 A JP21658685 A JP 21658685A JP S6276673 A JPS6276673 A JP S6276673A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- thickness
- substrate
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/111—Field plates
- H10D64/115—Resistive field plates, e.g. semi-insulating field plates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
- H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/40—Crystalline structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/118—Electrodes comprising insulating layers having particular dielectric or electrostatic properties, e.g. having static charges
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体装置、特にパワートランジスタのような
高耐圧素子のパッシベーション構造に関する。
高耐圧素子のパッシベーション構造に関する。
デレナ構造のトランジスタで高耐圧（たとえば１００Ｏ
Ｖ以上）を得るための構造として、（１）ペース拡散層
の周シにリング状の拡散層をペースと同時に形成してお
くが−ｒリング構造と、（２）コレクタ領域に等電位に
設定される等電位リング（ＥＱＰＲ：Ｅｑｎｌ−Ｐｏｔ
ｅｎａｉａｌ Ｒｌｎｇ）領域の電極とペース電極との
間を高抵抗の膜で接続し、この膜に通電してペース領域
から等電位リング領域との間に傾斜電位を持九せるレゾ
ステイブ・フィールドシレー） （Ｒｅｓｉｓｔｉｖｅ
Ｆｉｅｌｄ Ｐｌａｔｅ）構造とが知られてｂる。
Ｖ以上）を得るための構造として、（１）ペース拡散層
の周シにリング状の拡散層をペースと同時に形成してお
くが−ｒリング構造と、（２）コレクタ領域に等電位に
設定される等電位リング（ＥＱＰＲ：Ｅｑｎｌ−Ｐｏｔ
ｅｎａｉａｌ Ｒｌｎｇ）領域の電極とペース電極との
間を高抵抗の膜で接続し、この膜に通電してペース領域
から等電位リング領域との間に傾斜電位を持九せるレゾ
ステイブ・フィールドシレー） （Ｒｅｓｉｓｔｉｖｅ
Ｆｉｅｌｄ Ｐｌａｔｅ）構造とが知られてｂる。
これらの構造によれば、理想平面接合耐圧の８〜９割の
耐圧を得ることができる。
耐圧を得ることができる。
一方、パワートランジスタの安定化処理を行なうために
パッシベーション構造として５１０２膜を含む多層絶縁
被膜が用いられてきた。しかし、上記５ｔｏ２膜では前
記基板よシ注入される電荷によるメモリ作用によシ基板
側の重荷の誘起等の問題が生じて、耐圧の低下、外部電
荷の影響による信頼性の悪化を招く。この間Ｍを解決す
るために、基板の接合表面を酸素がドープされた半絶縁
物質の多結晶シリコン膜（ＳＩＰＯ８膜）によシ直接に
被覆するように化学的蒸着法によｐ堆積して高信頼性の
トランジスタを得ることがｒＩＥｇｇ ＴＲＡＮＳＡＣ
ＴＩＯＮ ＯＮ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥＳ
。
パッシベーション構造として５１０２膜を含む多層絶縁
被膜が用いられてきた。しかし、上記５ｔｏ２膜では前
記基板よシ注入される電荷によるメモリ作用によシ基板
側の重荷の誘起等の問題が生じて、耐圧の低下、外部電
荷の影響による信頼性の悪化を招く。この間Ｍを解決す
るために、基板の接合表面を酸素がドープされた半絶縁
物質の多結晶シリコン膜（ＳＩＰＯ８膜）によシ直接に
被覆するように化学的蒸着法によｐ堆積して高信頼性の
トランジスタを得ることがｒＩＥｇｇ ＴＲＡＮＳＡＣ
ＴＩＯＮ ＯＮ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥＳ
。
Ｖｏｌ、ＥＤ、２３．４８ 、 ＡＵＧＵＳＴ １９７
６、 ＴＡＫＥＳＨＩＭＡＴＳＵＳＨＩＴＡ他」によ勺
発表されている。ここで、前記半絶縁物質の多結晶膜は
Ｓｅｍｉ−ＩｎｓｕｌａｔｉｎｇＰＳｅｍｌ−Ｉｎ５ｕ
ｌａｔｉｎ ５１１１ｅｏｎ Ｆｌｌｍａ ；５ＩＰＯ
８膜（ソニー社呼称）と呼ばれている。
６、 ＴＡＫＥＳＨＩＭＡＴＳＵＳＨＩＴＡ他」によ勺
発表されている。ここで、前記半絶縁物質の多結晶膜は
Ｓｅｍｉ−ＩｎｓｕｌａｔｉｎｇＰＳｅｍｌ−Ｉｎ５ｕ
ｌａｔｉｎ ５１１１ｅｏｎ Ｆｌｌｍａ ；５ＩＰＯ
８膜（ソニー社呼称）と呼ばれている。
上記Ｓ工ＰＯ８膜の電気的な性質はアモルファス物質特
有のバンド構造（ＣＦＯモデル）により決定されておシ
、特徴として次の３つの性質を有する。
有のバンド構造（ＣＦＯモデル）により決定されておシ
、特徴として次の３つの性質を有する。
由 シールド効果
Ｓ Ｉ ＰＯＳ膜は電気的にほぼ中性であシ、半絶縁性
を示すので、シリコン基板、５ＥＰＯ８膜、絶縁膜が重
なった構造では、絶縁膜上に重荷が加わった場合にＳ
Ｉ ＰＯ８膜中でシールドされてしまい、シリコン基板
中には外部電荷による影響はなくなる。
を示すので、シリコン基板、５ＥＰＯ８膜、絶縁膜が重
なった構造では、絶縁膜上に重荷が加わった場合にＳ
Ｉ ＰＯ８膜中でシールドされてしまい、シリコン基板
中には外部電荷による影響はなくなる。
（２） ホッピング伝導
５ＩＰＯ８膜中では、キャリアは局存憔位間のホ、ピン
グによシ伝わる。これは、基板の接合に逆バイアスをか
けたときに５ＩＰＯ８膜中に注入されるホットキャリア
の解放を意味する。
グによシ伝わる。これは、基板の接合に逆バイアスをか
けたときに５ＩＰＯ８膜中に注入されるホットキャリア
の解放を意味する。
（３）スイッチング効果
５ＩＰＯ８ｌ！Ｇｔの伝導率は膜中の電界強度により変
化し、電界強度が２〜３ Ｘ １ｏ （ｖＡｆｎ）を越
えると伝導率が２〜６桁はど変化（抵抗率の低下）して
しまう。この変化は可逆的であり、通電方向と同方向、
垂直方向の電界の両方によシスイツチングが起こること
が確認されている。
化し、電界強度が２〜３ Ｘ １ｏ （ｖＡｆｎ）を越
えると伝導率が２〜６桁はど変化（抵抗率の低下）して
しまう。この変化は可逆的であり、通電方向と同方向、
垂直方向の電界の両方によシスイツチングが起こること
が確認されている。
従来、高耐圧性および高信頼性を得るために、ｆ−ドリ
ング構造と前記５ｒｐｏｓ膜との組み合わせを有するノ
ｆワートランジスタが提案されておシ、その断面構造の
一部を第５図に示している。
ング構造と前記５ｒｐｏｓ膜との組み合わせを有するノ
ｆワートランジスタが提案されておシ、その断面構造の
一部を第５図に示している。
即ち、１はｎ−型の半導体基板、２は上記基板１の裏面
に形成されたｎ“拡散層からなるコレクタ領域、３は基
板表面の一部に形成されたｐ１散層からなるペース領域
、４は基板表面の一部に形成されたｎ１散層からなるコ
レクタ等電位リング（ＥＱＰＲ）領域、５は前記ペース
領域３を囲んで基板表面に形成されたｐ１散層からなる
が一ドリング領域であり、これは通常はペース領域３を
囲んで三重に形成されるが、説明の簡単化のために１個
分のみ図示している。６は基板表面の接合面表面を直接
に稙うように堆積形成された５ｒＰＯ８膜、７は５ｒＰ
Ｏ８［６および基板表面を覆うように形成された絶縁膜
、８はペース領域３にコンタクトするように形成された
電極材（通常はアルミニウム）、９は等電位リング領域
４にコンタクトするように形成された電極材（通常はア
ルミニウム）、１０は上記電極材８゜９および前記絶縁
膜７の上を覆うように形成された最外部のパッジページ
、ン膜で６る。
に形成されたｎ“拡散層からなるコレクタ領域、３は基
板表面の一部に形成されたｐ１散層からなるペース領域
、４は基板表面の一部に形成されたｎ１散層からなるコ
レクタ等電位リング（ＥＱＰＲ）領域、５は前記ペース
領域３を囲んで基板表面に形成されたｐ１散層からなる
が一ドリング領域であり、これは通常はペース領域３を
囲んで三重に形成されるが、説明の簡単化のために１個
分のみ図示している。６は基板表面の接合面表面を直接
に稙うように堆積形成された５ｒＰＯ８膜、７は５ｒＰ
Ｏ８［６および基板表面を覆うように形成された絶縁膜
、８はペース領域３にコンタクトするように形成された
電極材（通常はアルミニウム）、９は等電位リング領域
４にコンタクトするように形成された電極材（通常はア
ルミニウム）、１０は上記電極材８゜９および前記絶縁
膜７の上を覆うように形成された最外部のパッジページ
、ン膜で６る。
また、前記レジステイブ・フィールドプレート構造のト
ランジスタの信頼性を高めることを目的として、従来、
第６図に示すようにフィールドプレート１１の材料とし
て高抵抗のＳ ｌＰＯＳ膜を用いたものが提案されてい
る。即ち、基板１の接合表面上に絶縁膜（ｓｉｏ２膜）
７が設けられ、この絶縁膜７上に５ｒｐｏｓ膜１ノが設
けられ、この５ＩＰＯ８膜１１によって電極材８，９相
互が接続されている。なお、第６図中、第５図と同一部
分には同一符号を付している。この構造のトランジスタ
は、前述したような三重のが一ドリングを有するトラン
ジスタに比べて、が−ドリンクを有さない分だけチップ
面積が／ＪＸさく、が−ドリンクの拡散異常やガードリ
ング相互間のピンホール等の問題が生じないので歩留り
が良い。
ランジスタの信頼性を高めることを目的として、従来、
第６図に示すようにフィールドプレート１１の材料とし
て高抵抗のＳ ｌＰＯＳ膜を用いたものが提案されてい
る。即ち、基板１の接合表面上に絶縁膜（ｓｉｏ２膜）
７が設けられ、この絶縁膜７上に５ｒｐｏｓ膜１ノが設
けられ、この５ＩＰＯ８膜１１によって電極材８，９相
互が接続されている。なお、第６図中、第５図と同一部
分には同一符号を付している。この構造のトランジスタ
は、前述したような三重のが一ドリングを有するトラン
ジスタに比べて、が−ドリンクを有さない分だけチップ
面積が／ＪＸさく、が−ドリンクの拡散異常やガードリ
ング相互間のピンホール等の問題が生じないので歩留り
が良い。
第５図に示したが一ト９リング構造および５ｆＰＯ８膜
を有するトランジスタにおいては、外部電荷のシールド
効果お２び基板からのホットキャリアの注入解放の２つ
の使命を担うべく、５ＩＰＯ８膜６の膜厚を１、ＯＡｒ
ｎ以上に厚くし、ドープされる酸素の濃度を減少させる
必要がある。
を有するトランジスタにおいては、外部電荷のシールド
効果お２び基板からのホットキャリアの注入解放の２つ
の使命を担うべく、５ＩＰＯ８膜６の膜厚を１、ＯＡｒ
ｎ以上に厚くし、ドープされる酸素の濃度を減少させる
必要がある。
しかし、が−１，Ｉ ＩＪソング域の拡散のばらつきや
（至）処理条件に敏感な５ＩＰＯ８膜６の組成の微妙な
変化によりて、 ５ＩＰＯ８膜６がスイッチングを起こ
し易くなり、ブレークダウン近辺でリーク電流が増加し
て逆バイアス波形がソフトになる。
（至）処理条件に敏感な５ＩＰＯ８膜６の組成の微妙な
変化によりて、 ５ＩＰＯ８膜６がスイッチングを起こ
し易くなり、ブレークダウン近辺でリーク電流が増加し
て逆バイアス波形がソフトになる。
即ち、第７図（凰）に示すコレクタ・ベース間電圧Ｙｅ
１１対コレクタ・ベース間逆電流１ｃＢ特性において、
５ＩＰＯ８膜６のスイッチング特性が本来のブレークダ
ウン特性に影響し、第７図（ｂｌに示すようなソフト波
形を有するブレークダウン特性になってしまう、このよ
うなソフト波形のブレークダウン特性を有するトランジ
スタは、バイアスＦＢ＋・温度ｆｌ”ｌストレス試験で
熱破壊されるので、信頼性の向上が難しく、製造歩留シ
の向上が困難である。
１１対コレクタ・ベース間逆電流１ｃＢ特性において、
５ＩＰＯ８膜６のスイッチング特性が本来のブレークダ
ウン特性に影響し、第７図（ｂｌに示すようなソフト波
形を有するブレークダウン特性になってしまう、このよ
うなソフト波形のブレークダウン特性を有するトランジ
スタは、バイアスＦＢ＋・温度ｆｌ”ｌストレス試験で
熱破壊されるので、信頼性の向上が難しく、製造歩留シ
の向上が困難である。
一方、第６図に示したレノステイグ・フィールドプレー
ト１１としてＳ Ｉ ＰＯＳ膜を用いるトランジスタに
おいては、フィールドグレートの材料に抵抗体（５ＩＰ
Ｏ８膜）を用いるので、電極材８．９相互間のリーク電
流は増加するが、フィールドグレート１１に電位傾斜が
つくので基板表面の電界は緩和され、５ｔｏ２膜７中へ
のホットキャリアの注入も少なくなると考えられる。し
かし、基板１の接合表面上に８１０２膜７が設けられて
いるので、 ５ＩＰＯ８膜１ノのホットキャリアの注
入解放による信頼性の向上は必らずしも十分には得られ
ない。
ト１１としてＳ Ｉ ＰＯＳ膜を用いるトランジスタに
おいては、フィールドグレートの材料に抵抗体（５ＩＰ
Ｏ８膜）を用いるので、電極材８．９相互間のリーク電
流は増加するが、フィールドグレート１１に電位傾斜が
つくので基板表面の電界は緩和され、５ｔｏ２膜７中へ
のホットキャリアの注入も少なくなると考えられる。し
かし、基板１の接合表面上に８１０２膜７が設けられて
いるので、 ５ＩＰＯ８膜１ノのホットキャリアの注
入解放による信頼性の向上は必らずしも十分には得られ
ない。
本発明は上記の事（Ｗに鑑みてなされたもので、ガード
リング構造を有するトランジスタにあっては基板からの
ホットキャリア注入に対して解放可能であると共にブレ
ークダウン特性の改善が可能であり、レジステイブ・フ
ィールドプレート構造を有するトランジスタにあっては
フィールドプレートの電位傾斜による基板表面の電界緩
和に支障をきたすことなく基板からのホ。
リング構造を有するトランジスタにあっては基板からの
ホットキャリア注入に対して解放可能であると共にブレ
ークダウン特性の改善が可能であり、レジステイブ・フ
ィールドプレート構造を有するトランジスタにあっては
フィールドプレートの電位傾斜による基板表面の電界緩
和に支障をきたすことなく基板からのホ。
トキャリアの注入の解放が可能であシ、信頼性の向上お
よび歩留力の向上を図夛得る高耐圧半導体装置を提供す
るものである。
よび歩留力の向上を図夛得る高耐圧半導体装置を提供す
るものである。
即ち、本発明の高耐圧半導体装置は、基板の接合表面を
直接に覆うように炭素、酸素、窒素のうち少なくとも１
つを含む多結晶シリコン膜を１ＯＯＸ以上、４５００１
以下０ＪＫ７サテ＃１５ａしてなることを特徴とする
ものである。
直接に覆うように炭素、酸素、窒素のうち少なくとも１
つを含む多結晶シリコン膜を１ＯＯＸ以上、４５００１
以下０ＪＫ７サテ＃１５ａしてなることを特徴とする
ものである。
したがって、本発明をガーｐ ＩＪソング造を有するパ
ワートランジスタに適用した場合には、上記多結晶シリ
コン膜は基板からのホットキャリア注入を解放すること
が可能であり、スイッチングが生じ難いのでブレークダ
ウン特性の改善が可能であり、トランジスタの信頼性、
歩留シの向上が可能になる。
ワートランジスタに適用した場合には、上記多結晶シリ
コン膜は基板からのホットキャリア注入を解放すること
が可能であり、スイッチングが生じ難いのでブレークダ
ウン特性の改善が可能であり、トランジスタの信頼性、
歩留シの向上が可能になる。
また、本発明をレジステイブ・フィールドプレート構造
を有するパワートランジスタに適用した場合には、上記
多結晶シリコン膜は基板からのホットキャリア注入を解
放することが可能であり、フィールドプレートの電位傾
斜をシールドしなくなるので基板表面の電界緩和に対す
る支障は生じることもなく、トランジスタの信頼性、歩
留シの向上が可能になる。
を有するパワートランジスタに適用した場合には、上記
多結晶シリコン膜は基板からのホットキャリア注入を解
放することが可能であり、フィールドプレートの電位傾
斜をシールドしなくなるので基板表面の電界緩和に対す
る支障は生じることもなく、トランジスタの信頼性、歩
留シの向上が可能になる。
以下、図面を参照して本発明の一実施例を詳細に説明す
る。
る。
第１図に示すが一ドリンダ構造およびＳ Ｉ ＰＯＳ膜
を有するノタワートランゾスタは、第５図を参照して前
述した従来のノ９ワートランジスタに比べて、ｆｉｌ
５ＩＰＯ８膜６′の膜厚が１００Ｘ以上、４５００１以
下、たとえば３０００Ｘとなるように形成されている点
、（２）電極材８，９に接して終端するように１０８〜
１０１２Ω・αの抵抗率を有する高抵抗膜１２が形成さ
れ、電極材８．９の間が上記高抵抗膜１２によシ通電し
ている点が異なシ、その他は同じであるので第５図中と
同一符号を付している。
を有するノタワートランゾスタは、第５図を参照して前
述した従来のノ９ワートランジスタに比べて、ｆｉｌ
５ＩＰＯ８膜６′の膜厚が１００Ｘ以上、４５００１以
下、たとえば３０００Ｘとなるように形成されている点
、（２）電極材８，９に接して終端するように１０８〜
１０１２Ω・αの抵抗率を有する高抵抗膜１２が形成さ
れ、電極材８．９の間が上記高抵抗膜１２によシ通電し
ている点が異なシ、その他は同じであるので第５図中と
同一符号を付している。
次に、上記トランジスタの製造工程の要部について説明
する。５ＩＰＯ３膜ダの形成に際しては、たとえばプラ
ズマＣＶＤ （化学蒸着）法にょセ、３００℃でＳｉＨ
４とＮ２０とを反応させ、酸素濃度″２０％、窒素潤度
１０％程度の組成を有する５ＩＰＯ８膜を基板接合表面
上に直接に３０００Ｘ程度堆積する。このＣＶＤ処理の
前処理では、基板表面と５ＩＰＯ８膜６′との界面の低
リーク化のため、処理最終段階で希フ、酸ディｙ ７Ｄ
（ＨＦ ｄｔ ｐ ）を行なう。次に、上記５ｒｐｏｓ
膜θ′上にＵＤＯ（アント市−グトオキサイド）等の絶
縁膜１３を１．０μｍ程度積み増す。この時点でアニー
ルを行なうものとし、電気炉の入口でウェハを１Ｄ分間
放置した後、電気炉内で９００℃、３０分間、Ｎ２雰囲
気中で行なう。この場合、５ＩＰＯ８膜６′を前記絶縁
膜１３によシキャ、プした状態でアニール（ＣＡＰアニ
ール〕することで、前記ＣＶＤ処理の前処理と相まって
基板表面再結合速度を１０００ｃｒｎ／秒以下にするこ
とが可能になり、低リーク化が可能になる。
する。５ＩＰＯ３膜ダの形成に際しては、たとえばプラ
ズマＣＶＤ （化学蒸着）法にょセ、３００℃でＳｉＨ
４とＮ２０とを反応させ、酸素濃度″２０％、窒素潤度
１０％程度の組成を有する５ＩＰＯ８膜を基板接合表面
上に直接に３０００Ｘ程度堆積する。このＣＶＤ処理の
前処理では、基板表面と５ＩＰＯ８膜６′との界面の低
リーク化のため、処理最終段階で希フ、酸ディｙ ７Ｄ
（ＨＦ ｄｔ ｐ ）を行なう。次に、上記５ｒｐｏｓ
膜θ′上にＵＤＯ（アント市−グトオキサイド）等の絶
縁膜１３を１．０μｍ程度積み増す。この時点でアニー
ルを行なうものとし、電気炉の入口でウェハを１Ｄ分間
放置した後、電気炉内で９００℃、３０分間、Ｎ２雰囲
気中で行なう。この場合、５ＩＰＯ８膜６′を前記絶縁
膜１３によシキャ、プした状態でアニール（ＣＡＰアニ
ール〕することで、前記ＣＶＤ処理の前処理と相まって
基板表面再結合速度を１０００ｃｒｎ／秒以下にするこ
とが可能になり、低リーク化が可能になる。
次に、前記絶縁膜１３にペース領域３、コレクタ等電位
リング領域４に対するコンタクトホールを形成し、電極
材（アルミニウム）８．９を形成する。次に１パツシベ
ーシヨン膜である高抵抗膜１２の形成に際しては、（１
）プラズマ（至）法あるいは減圧ＣＶＤ法によｆｉ Ｓ
ｉＨ４とＮ２０とを反応させてアモルファスＳｉＯを被
着させ、あるいはｆ２１７”ラズマＣＶＤ法によシＳｉ
Ｈ４とＮ２とを反応させてアモルファス８１″（ｉ−被
着させ、あるいは［３１ｆ ラ、＋’ −ｒ ＣＶＤ法
によ、９ＳｉＨ４とＣ３Ｈ（３と全反応させてアモルフ
ァスＳＩＣを被着させ、あるいは（４）プラズマＣＶＤ
法によシ５ＩＨ４とＭムとを反応させてＳＩＮを被着さ
せる。この場合、反応がスの流量を変化させ、高抵抗膜
１２の抵抗率が１０８〜１０ Ω・画となるように制
御する。
リング領域４に対するコンタクトホールを形成し、電極
材（アルミニウム）８．９を形成する。次に１パツシベ
ーシヨン膜である高抵抗膜１２の形成に際しては、（１
）プラズマ（至）法あるいは減圧ＣＶＤ法によｆｉ Ｓ
ｉＨ４とＮ２０とを反応させてアモルファスＳｉＯを被
着させ、あるいはｆ２１７”ラズマＣＶＤ法によシＳｉ
Ｈ４とＮ２とを反応させてアモルファス８１″（ｉ−被
着させ、あるいは［３１ｆ ラ、＋’ −ｒ ＣＶＤ法
によ、９ＳｉＨ４とＣ３Ｈ（３と全反応させてアモルフ
ァスＳＩＣを被着させ、あるいは（４）プラズマＣＶＤ
法によシ５ＩＨ４とＭムとを反応させてＳＩＮを被着さ
せる。この場合、反応がスの流量を変化させ、高抵抗膜
１２の抵抗率が１０８〜１０ Ω・画となるように制
御する。
上記したガードリング構造および５ＩＰＯ８膜を有する
高耐圧・ぐワートランゾスタにおいては、第２図に示す
５ＩＰＯ８膜厚をパラメータとする逆バイアス特性（リ
ーク電流特性）における特性人のようにリークが少なく
、Ｖｃ＋５＝２０００Ｖ程度までスイッチングが起こら
ず、良好な逆バイアス波形（ハード波形）が得られるこ
とが確認された。また、特性Ｂ ＶｉＳＩＰＯ８膜厚を
０．１μｍ（１００Ｘ）とした場合であシ、特性Ａと同
様な効果が得られることが確認された。なお、参考のた
め、上記実施例における５ＩＰＯ８膜厚を０．６μｍ、
１．０μｍと厚くした場合における特性Ｃ８Ｄを示して
おシ、この場合にはリークが大きく、逆バイアス波形は
良くない〔ソフト波形〕ことが確認された。
高耐圧・ぐワートランゾスタにおいては、第２図に示す
５ＩＰＯ８膜厚をパラメータとする逆バイアス特性（リ
ーク電流特性）における特性人のようにリークが少なく
、Ｖｃ＋５＝２０００Ｖ程度までスイッチングが起こら
ず、良好な逆バイアス波形（ハード波形）が得られるこ
とが確認された。また、特性Ｂ ＶｉＳＩＰＯ８膜厚を
０．１μｍ（１００Ｘ）とした場合であシ、特性Ａと同
様な効果が得られることが確認された。なお、参考のた
め、上記実施例における５ＩＰＯ８膜厚を０．６μｍ、
１．０μｍと厚くした場合における特性Ｃ８Ｄを示して
おシ、この場合にはリークが大きく、逆バイアス波形は
良くない〔ソフト波形〕ことが確認された。
なお、５ＩＰＯ８膜厚が上記した特性Ａ、Ｂを示す３０
００１以下のように薄くなると、外部電荷に対するシー
ルド能力は殆んどなくなるが、その代わシに最外部のパ
ッジく一ジョン膜を高抵抗膜１２によシ形成して通電さ
せるようにしているので、この・ヤツシペーシ、ン膜上
に加わった外部電荷が電極材８．９の方向に流れるよう
になシ、基板１に対してのシールド能力が得られる。
００１以下のように薄くなると、外部電荷に対するシー
ルド能力は殆んどなくなるが、その代わシに最外部のパ
ッジく一ジョン膜を高抵抗膜１２によシ形成して通電さ
せるようにしているので、この・ヤツシペーシ、ン膜上
に加わった外部電荷が電極材８．９の方向に流れるよう
になシ、基板１に対してのシールド能力が得られる。
また、５ＩＰＯ８膜６′のホットキャリア注入に対する
解放能力は、膜厚が前述した３０００Ｘ以下のように薄
くなっても保証されることが確認されている。ここで、
上記したような５ＩＰＯ８膜厚が３０００１のパワート
ランジスタのバイアス・温度ストレス試験の結果を第３
図に示している。
解放能力は、膜厚が前述した３０００Ｘ以下のように薄
くなっても保証されることが確認されている。ここで、
上記したような５ＩＰＯ８膜厚が３０００１のパワート
ランジスタのバイアス・温度ストレス試験の結果を第３
図に示している。
なお、Ｓ Ｉ ＰＯ８膜厚が４５００Ｘ以下、１００Ｘ
以上で上記実施例とほぼ同様の効果が得られる。
以上で上記実施例とほぼ同様の効果が得られる。
即ち、上述したようにが−ドリング構造およびＳ Ｉ
ＰＯＳ膜を有するパワートランジスタによれば、ホット
キャリア注入解放能力およびスイッチング効果を考慮し
て５ｒｐｏｓ膜厚を１００Ｘ以上、４ｓｏｏ１以下とし
、最外部のパッシベーション膜として高抵抗膜をペース
電極材、コレクタ等電位リング電極材間に堆積形成して
通電させることＫよｊ５．５ＩＰＯ８［のスイッチング
による逆バイアス特性のソフト波形化を防ぎ、外部電荷
に対してもホットキャリアの注入に対しても安定なパッ
シベーション構造を実現でき、信頼性および製造歩留シ
の向上を図ることができる。
ＰＯＳ膜を有するパワートランジスタによれば、ホット
キャリア注入解放能力およびスイッチング効果を考慮し
て５ｒｐｏｓ膜厚を１００Ｘ以上、４ｓｏｏ１以下とし
、最外部のパッシベーション膜として高抵抗膜をペース
電極材、コレクタ等電位リング電極材間に堆積形成して
通電させることＫよｊ５．５ＩＰＯ８［のスイッチング
による逆バイアス特性のソフト波形化を防ぎ、外部電荷
に対してもホットキャリアの注入に対しても安定なパッ
シベーション構造を実現でき、信頼性および製造歩留シ
の向上を図ることができる。
また、５ｒｐｏｓ膜の組成、堆積条件、アニール条件の
最適化を図ることによシ基板表面の低リーク化が可能で
ある。
最適化を図ることによシ基板表面の低リーク化が可能で
ある。
また、上記実施例はパイポーラトランジスタを示したが
、パワーＭＯ８（絶縁ｆ−）型）トランジスタにも上記
実施例と同様なパッシベーション構造を適用可能である
。この場合、ペース領域がソース領域に対応し、コレク
タ等電位リング領域がドレイン等電位リング領域に対応
し、コレクタ領域がドレイン領域に対応する。
、パワーＭＯ８（絶縁ｆ−）型）トランジスタにも上記
実施例と同様なパッシベーション構造を適用可能である
。この場合、ペース領域がソース領域に対応し、コレク
タ等電位リング領域がドレイン等電位リング領域に対応
し、コレクタ領域がドレイン領域に対応する。
また、上記実施例はデレナ構造のトランジスタを示した
が、メサ構造のトランジスタにも上記実施例に単じた／
４’ ｙシベーシ、ン構造を採用可能である。
が、メサ構造のトランジスタにも上記実施例に単じた／
４’ ｙシベーシ、ン構造を採用可能である。
また、第１図に示したパワートランジスタにおいて、絶
縁膜１３は必らずしも必要ではなく、この部分に高抵抗
膜１２を形成し、最外部パ。
縁膜１３は必らずしも必要ではなく、この部分に高抵抗
膜１２を形成し、最外部パ。
シペーション膜として従来例と同様のものを形成するよ
うにしてもよい。
うにしてもよい。
また、５ＩＰＯ８膜としては、炭素、酸素８窒素のうち
少なくとも１つを含む多結晶シリコン膜であればよい。
少なくとも１つを含む多結晶シリコン膜であればよい。
一方、第４図はレソスティプ・フィールドプレート構造
および５ＩＰＯ８＠を有する／々ワートランゾスタを示
してお）、第６図を参照して前述した従来のパワートラ
ンジスタに比べて、（１）基板接合表面を直接に覆うよ
うにＳ Ｉ ＰＯＳ膜（炭素。
および５ＩＰＯ８＠を有する／々ワートランゾスタを示
してお）、第６図を参照して前述した従来のパワートラ
ンジスタに比べて、（１）基板接合表面を直接に覆うよ
うにＳ Ｉ ＰＯＳ膜（炭素。
酸素、窒素のうち少なくとも１つを含む多結晶シリコン
膜であればよい）６′を３０００Ｘ±１５００Ｘの膜厚
となるように堆積形成している点、（２）上記５ＩＰＯ
８膜ダを完全に覆うように絶縁膜１３を形成している点
、（３）最外部パッシベーション膜兼用のフィールドプ
レート１４として炭素、酸素、窒素のうち少なくとも１
つを含む多結晶シリコン膜を用いて電極材８．９相互を
接続している点が異なり、その他は同じであるので第６
図中と同一符号を付している。このフィールドプレート
１４は、電極材８．９に接して終端するように絶縁膜１
３を覆って形成されている。
膜であればよい）６′を３０００Ｘ±１５００Ｘの膜厚
となるように堆積形成している点、（２）上記５ＩＰＯ
８膜ダを完全に覆うように絶縁膜１３を形成している点
、（３）最外部パッシベーション膜兼用のフィールドプ
レート１４として炭素、酸素、窒素のうち少なくとも１
つを含む多結晶シリコン膜を用いて電極材８．９相互を
接続している点が異なり、その他は同じであるので第６
図中と同一符号を付している。このフィールドプレート
１４は、電極材８．９に接して終端するように絶縁膜１
３を覆って形成されている。
次に、上記トランジスタの製造工程の要部について説明
する。５ｒｐｏｓ膜ダの形成に際しては、たとえばプラ
ズマＣＶＤ法によ、９３００℃で、５ＩＨ４とＮ２０と
を反応させ、酸素濃度２０％、窒素濃度１０％の組成を
有するｓ ｒ ｐｏｓ膜を３ｏｏｏｌ±１５００Ｘ程度
基板接合表面上に直接に堆積する。
する。５ｒｐｏｓ膜ダの形成に際しては、たとえばプラ
ズマＣＶＤ法によ、９３００℃で、５ＩＨ４とＮ２０と
を反応させ、酸素濃度２０％、窒素濃度１０％の組成を
有するｓ ｒ ｐｏｓ膜を３ｏｏｏｌ±１５００Ｘ程度
基板接合表面上に直接に堆積する。
次に、Ｓ Ｉ ＰＯ８膜ダ上に５ｚｐｏｓ膜６′を完全
に覆うようにＵＤＯ等の絶縁膜１３を被着し、ペース領
域３、コレクタ等電位リング領域４に対するコンタクト
ホールを形成し、電極材（アルミニウム）８，９を形成
する。次に、フィールドプレート１４の形成に際しては
、（１）プラズマＣ司法あるいは減圧ＣＶＤ法によ＃）
ｓｔＨ４とＮ２０とを反応させてアモルファス８１０を
被着させ、あるいは（’２）ｆ５ズマＣ■法によ、９
ＳｉＨ４とＮ２とを反応させてアモルファスＳｔを被着
させ、あるいは（３）プラズマＣＶＤ法によ、ｐ ５Ｉ
Ｈ４とＣ５Ｈ８とを反応させてアモルファスＳＩＣを被
着させ、あるｌ／−１は（４）プラズマＣＶＤ法によシ
Ｓ ＩＨ４とＮＨ３とを反応させてＳＩＮを被着させる
。この場合、フィールドプレート１４として必要な膜の
抵抗率は１０７〜１０１０Ω・ｍとされておシ、この抵
抗率は反応ガスの流量を変化させて制御する。なお、上
記したような組成からなるフィールドプレート１４には
、外部からの不純物の侵入に対する阻止能力があること
も知られている。
に覆うようにＵＤＯ等の絶縁膜１３を被着し、ペース領
域３、コレクタ等電位リング領域４に対するコンタクト
ホールを形成し、電極材（アルミニウム）８，９を形成
する。次に、フィールドプレート１４の形成に際しては
、（１）プラズマＣ司法あるいは減圧ＣＶＤ法によ＃）
ｓｔＨ４とＮ２０とを反応させてアモルファス８１０を
被着させ、あるいは（’２）ｆ５ズマＣ■法によ、９
ＳｉＨ４とＮ２とを反応させてアモルファスＳｔを被着
させ、あるいは（３）プラズマＣＶＤ法によ、ｐ ５Ｉ
Ｈ４とＣ５Ｈ８とを反応させてアモルファスＳＩＣを被
着させ、あるｌ／−１は（４）プラズマＣＶＤ法によシ
Ｓ ＩＨ４とＮＨ３とを反応させてＳＩＮを被着させる
。この場合、フィールドプレート１４として必要な膜の
抵抗率は１０７〜１０１０Ω・ｍとされておシ、この抵
抗率は反応ガスの流量を変化させて制御する。なお、上
記したような組成からなるフィールドプレート１４には
、外部からの不純物の侵入に対する阻止能力があること
も知られている。
上記したレジステイブ・フィールドプレート構造および
５ＩＰＯ８膜を有する高耐圧ｉ４ワートランジスタにお
いては、ＳＩＰＯ８Ｍ厚が前述したように３０００Ｘ±
１５００Ｘ程度に薄くてもホットキャリアの注入に対す
る解放能力があることが確認されている。また、上記し
たように５ＩＰＯ８！ｓ厚が薄いと、フィールドプレー
ト１４の電位傾斜をシールドする能力はないので基板表
面の電界緩和に対する支障は生じない。
５ＩＰＯ８膜を有する高耐圧ｉ４ワートランジスタにお
いては、ＳＩＰＯ８Ｍ厚が前述したように３０００Ｘ±
１５００Ｘ程度に薄くてもホットキャリアの注入に対す
る解放能力があることが確認されている。また、上記し
たように５ＩＰＯ８！ｓ厚が薄いと、フィールドプレー
ト１４の電位傾斜をシールドする能力はないので基板表
面の電界緩和に対する支障は生じない。
なお、５ＩＰＯ８膜厚が４５００Ｘ以下、１００Ｘ以上
で上記実施例とほぼ同様の効果が得られる。
で上記実施例とほぼ同様の効果が得られる。
即ち、上述したようにレジステイブ・フィールドプレー
ト構造および５ｘｐｏｓ膜全有するノ４’ワートランジ
スタによれば、ホットキャリア注入解放能力およびシー
ルド効果を考慮して基板接合表面上ノ５ＩＰｏＳ膜厚を
１００１以上、４５００Ｘ以下とし、その上を絶Ｒ膜に
ょシ覆い、さらにフィールドプレートによシ覆りよりに
しているので、フィールドグレートの電位傾斜による効
果を損なりことなくホットキャリアの注入に対して安定
のパッシベーション構造を実現でき、信頼性、製造歩留
シの向上を図ることができる。
ト構造および５ｘｐｏｓ膜全有するノ４’ワートランジ
スタによれば、ホットキャリア注入解放能力およびシー
ルド効果を考慮して基板接合表面上ノ５ＩＰｏＳ膜厚を
１００１以上、４５００Ｘ以下とし、その上を絶Ｒ膜に
ょシ覆い、さらにフィールドプレートによシ覆りよりに
しているので、フィールドグレートの電位傾斜による効
果を損なりことなくホットキャリアの注入に対して安定
のパッシベーション構造を実現でき、信頼性、製造歩留
シの向上を図ることができる。
〔発明の効果〕
上述したように本発明の高耐圧半導体装置によれば、基
板接合表面を直接に覆うように形成される半絶縁物質の
多結晶シリコン膜の膜厚を。
板接合表面を直接に覆うように形成される半絶縁物質の
多結晶シリコン膜の膜厚を。
ホットキャリア注入に対して解放能力を有するがシール
ド効果およびスイッチング効果が生じない程度に薄くし
たものである。
ド効果およびスイッチング効果が生じない程度に薄くし
たものである。
したがって、ガードリング構造を有する半導体装置とか
レジステイブ・フィールドプレート構造を有する半導体
ＢｆｊＵＩＣ本発明を適用した場合に、信頼性の向上お
よび創造歩留シの向上を図ることが可能になシ、高信頼
性の高耐圧性半導体装置を実現できる。
レジステイブ・フィールドプレート構造を有する半導体
ＢｆｊＵＩＣ本発明を適用した場合に、信頼性の向上お
よび創造歩留シの向上を図ることが可能になシ、高信頼
性の高耐圧性半導体装置を実現できる。
第１図は本発明の高耐圧半導体装置の一実施例に係るガ
ードリング構造を有するパワートランジスタの一部を示
す断面図、第２図は第１図のトランジスタにおける５Ｉ
ＰＯ８膜厚とリーク電流との関係を示す特性図、第３図
は第１図のト４図は本発明の他の実施例に係るレジステ
ィ声フィールドプレート構造全有するパワートランジス
タの一部を示す断面図、第５図および第６図はそれぞれ
従来の高耐圧パワートランジスタの一部を示す断面図、
第７図（ａ） ｔ （ｂ）は第５図のトランジスタにお
けるブレークダウン特性、５ＩＰＯ５膜のスイッチング
特性２示す特性図である。 １・・・基板、２・・・コレクタ領域、３・・・ベース
領域、４・・・コレクタ等電位リング（ＥＱＰＲ）領域
、５・・・ガードリング領域、６′・・・５ＩＰＯ８膜
、８，９・・・電極材（アルミニウム）、１２・・・高
抵抗膜、Ｉ３・・・絶ＲＰＩｋ、ｘ ４・・・レジステ
イブ・フィールドプレート。 出願人代理人 弁理士 鈴 江 武 彦８
６’１３１２ ９第１図 第４図 第５図 第６図 →ＶＣＢ 第７図（ａ） 第７図（ｂ）
ードリング構造を有するパワートランジスタの一部を示
す断面図、第２図は第１図のトランジスタにおける５Ｉ
ＰＯ８膜厚とリーク電流との関係を示す特性図、第３図
は第１図のト４図は本発明の他の実施例に係るレジステ
ィ声フィールドプレート構造全有するパワートランジス
タの一部を示す断面図、第５図および第６図はそれぞれ
従来の高耐圧パワートランジスタの一部を示す断面図、
第７図（ａ） ｔ （ｂ）は第５図のトランジスタにお
けるブレークダウン特性、５ＩＰＯ５膜のスイッチング
特性２示す特性図である。 １・・・基板、２・・・コレクタ領域、３・・・ベース
領域、４・・・コレクタ等電位リング（ＥＱＰＲ）領域
、５・・・ガードリング領域、６′・・・５ＩＰＯ８膜
、８，９・・・電極材（アルミニウム）、１２・・・高
抵抗膜、Ｉ３・・・絶ＲＰＩｋ、ｘ ４・・・レジステ
イブ・フィールドプレート。 出願人代理人 弁理士 鈴 江 武 彦８
６’１３１２ ９第１図 第４図 第５図 第６図 →ＶＣＢ 第７図（ａ） 第７図（ｂ）
Claims (5)
- （１）半導体基板の接合表面を覆うように上記基板上に
直接に半絶縁物質の多結晶シリコン膜が堆積形成されて
なる高耐圧半導体装置において、前記多結晶シリコン膜
は炭素、酸素、窒素のうち少なくとも１つを含み、その
膜厚は１００Å以上、４５００Å以下であることを特徴
とする高耐圧半導体装置。 - （２）前記半導体基板はガードリング領域を有し、前記
多結晶シリコン膜を覆うように絶縁膜が形成され、この
絶縁膜に形成されたコンタクトホールを介して設けられ
た接合取り出し用電極材に接して終端するように前記絶
縁膜上を覆つて抵抗率１０＾８〜１０＾１＾２Ω・ｃｍ
を有する高抵抗膜が形成されてなることを特徴とする前
記特許請求の範囲第１項記載の高耐圧半導体装置。 - （３）前記半導体基板はガードリング領域を有し、前記
多結晶シリコン膜を覆うように抵抗率１０＾８〜１０＾
１＾２Ω・ｃｍを有する高抵抗膜が形成され、この高抵
抗膜に形成されたコンタクトホールを介して設けられた
接合取り出し用電極材および前記高抵抗膜を覆うように
パッシベーション膜が形成されてなることを特徴とする
前記特許請求の範囲第１項記載の高耐圧半導体装置。 - （４）前記多結晶シリコン膜を完全に覆うように絶縁膜
が形成され、この絶縁膜に形成されたコンタクトホール
を介して設けられた接合取り出し用電極材に接して終端
するように前記絶縁膜を覆ってレジスティブ・フィール
ドプレートが形成されてなることを特徴とする前記特許
請求の範囲第１項記載の高耐圧半導体装置。 - （５）前記レジスティブ・フィールドプレートは、炭素
、酸素、窒素のうち少なくとも１つを含む多結晶シリコ
ン膜からなることを特徴とする前記特許請求の範囲第４
項記載の高耐圧半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60216586A JPS6276673A (ja) | 1985-09-30 | 1985-09-30 | 高耐圧半導体装置 |
| US06/905,958 US5031021A (en) | 1985-09-30 | 1986-09-11 | Semiconductor device with a high breakdown voltage |
| DE8686113342T DE3672031D1 (de) | 1985-09-30 | 1986-09-29 | Halbleiteranordnung mit einer hohen durchbruchspannung. |
| EP86113342A EP0217326B1 (en) | 1985-09-30 | 1986-09-29 | Semiconductor device with a high breakdown voltage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60216586A JPS6276673A (ja) | 1985-09-30 | 1985-09-30 | 高耐圧半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6276673A true JPS6276673A (ja) | 1987-04-08 |
| JPH0350414B2 JPH0350414B2 (ja) | 1991-08-01 |
Family
ID=16690738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60216586A Granted JPS6276673A (ja) | 1985-09-30 | 1985-09-30 | 高耐圧半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5031021A (ja) |
| EP (1) | EP0217326B1 (ja) |
| JP (1) | JPS6276673A (ja) |
| DE (1) | DE3672031D1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02153529A (ja) * | 1987-10-19 | 1990-06-13 | American Teleph & Telegr Co <Att> | 高電圧デバイス用抵抗性電界シールド |
| EP0589210A1 (de) * | 1992-09-23 | 1994-03-30 | TEMIC TELEFUNKEN microelectronic GmbH | Planares Halbleiterbauteil |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2650122B1 (fr) * | 1989-07-21 | 1991-11-08 | Motorola Semiconducteurs | Dispositif semi-conducteur a haute tension et son procede de fabrication |
| DE58909785D1 (de) * | 1989-11-28 | 1997-04-10 | Siemens Ag | Halbleiterscheibe mit dotiertem Ritzrahmen |
| DE69232679T2 (de) * | 1991-01-31 | 2003-03-20 | Toshiba Kawasaki Kk | Halbleiterbauelement für hohe Durchbruchsspannungen |
| US5650359A (en) * | 1991-05-06 | 1997-07-22 | Texas Instruments Incorporated | Composite dielectric passivation of high density circuits |
| US6107674A (en) * | 1993-05-05 | 2000-08-22 | Ixys Corporation | Isolated multi-chip devices |
| US5543335A (en) * | 1993-05-05 | 1996-08-06 | Ixys Corporation | Advanced power device process for low drop |
| US6147393A (en) * | 1993-05-05 | 2000-11-14 | Ixys Corporation | Isolated multi-chip devices |
| US5637908A (en) * | 1994-09-28 | 1997-06-10 | Harris Corporation | Structure and technique for tailoring effective resistivity of a SIPOS layer by patterning and control of dopant introduction |
| JP3958404B2 (ja) * | 1997-06-06 | 2007-08-15 | 三菱電機株式会社 | 横型高耐圧素子を有する半導体装置 |
| JP5195186B2 (ja) * | 2008-09-05 | 2013-05-08 | 三菱電機株式会社 | 半導体装置の製造方法 |
| CN103035732B (zh) * | 2012-12-17 | 2015-10-28 | 华南理工大学 | 一种vdmos晶体管及其制备方法 |
| JP6079456B2 (ja) * | 2013-06-07 | 2017-02-15 | 三菱電機株式会社 | 半導体装置の検査方法 |
| US9647077B2 (en) * | 2013-12-23 | 2017-05-09 | Jsab Technologies Limited | Power semiconductor devices having a semi-insulating field plate |
| EP2908344A1 (en) | 2014-02-12 | 2015-08-19 | Nxp B.V. | Semiconductor heterojunction device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS532552A (en) * | 1976-06-28 | 1978-01-11 | Akzo Nv | Polyamide* polyolefin* polyacrylate or epoxy compositions having flame resistance and selffextinguishment in some cases and process for manufacture |
| JPS59105362A (ja) * | 1982-12-08 | 1984-06-18 | Matsushita Electronics Corp | 半導体装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS523277B2 (ja) * | 1973-05-19 | 1977-01-27 | ||
| JPS532552B2 (ja) * | 1974-03-30 | 1978-01-28 | ||
| JPS6022497B2 (ja) * | 1974-10-26 | 1985-06-03 | ソニー株式会社 | 半導体装置 |
| JPS6041458B2 (ja) * | 1975-04-21 | 1985-09-17 | ソニー株式会社 | 半導体装置の製造方法 |
| GB2047461A (en) * | 1979-04-19 | 1980-11-26 | Philips Electronic Associated | Semiconductor device |
| US4344985A (en) * | 1981-03-27 | 1982-08-17 | Rca Corporation | Method of passivating a semiconductor device with a multi-layer passivant system by thermally growing a layer of oxide on an oxygen doped polycrystalline silicon layer |
| US4420765A (en) * | 1981-05-29 | 1983-12-13 | Rca Corporation | Multi-layer passivant system |
-
1985
- 1985-09-30 JP JP60216586A patent/JPS6276673A/ja active Granted
-
1986
- 1986-09-11 US US06/905,958 patent/US5031021A/en not_active Expired - Lifetime
- 1986-09-29 DE DE8686113342T patent/DE3672031D1/de not_active Expired - Lifetime
- 1986-09-29 EP EP86113342A patent/EP0217326B1/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS532552A (en) * | 1976-06-28 | 1978-01-11 | Akzo Nv | Polyamide* polyolefin* polyacrylate or epoxy compositions having flame resistance and selffextinguishment in some cases and process for manufacture |
| JPS59105362A (ja) * | 1982-12-08 | 1984-06-18 | Matsushita Electronics Corp | 半導体装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02153529A (ja) * | 1987-10-19 | 1990-06-13 | American Teleph & Telegr Co <Att> | 高電圧デバイス用抵抗性電界シールド |
| EP0589210A1 (de) * | 1992-09-23 | 1994-03-30 | TEMIC TELEFUNKEN microelectronic GmbH | Planares Halbleiterbauteil |
| US5410177A (en) * | 1992-09-23 | 1995-04-25 | Temic Telefunken Microelectronic Gmbh | Planar semiconductor and Zener diode device with channel stopper region |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3672031D1 (de) | 1990-07-19 |
| US5031021A (en) | 1991-07-09 |
| EP0217326A3 (en) | 1987-12-02 |
| EP0217326B1 (en) | 1990-06-13 |
| JPH0350414B2 (ja) | 1991-08-01 |
| EP0217326A2 (en) | 1987-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Kaneko et al. | Characterization of instability in amorphous silicon thin‐film transistors | |
| IT8222942A1 (it) | Procedimento per la fabbricazione di circuiti integrati | |
| US4081292A (en) | Method of manufacturing a semi-insulating silicon layer | |
| US3917495A (en) | Method of making improved planar devices including oxide-nitride composite layer | |
| JPH0350414B2 (ja) | ||
| USH665H (en) | Resistive field shields for high voltage devices | |
| JPS6022497B2 (ja) | 半導体装置 | |
| US4420765A (en) | Multi-layer passivant system | |
| CN106783608B (zh) | 一种终端结构及其制作方法和功率半导体器件 | |
| US6323114B1 (en) | Stacked/composite gate dielectric which incorporates nitrogen at an interface | |
| JP6627445B2 (ja) | 半導体装置 | |
| JP2002217410A (ja) | 半導体装置 | |
| JP2001057426A (ja) | 高耐圧半導体装置およびその製造方法 | |
| TWI814169B (zh) | 半導體裝置 | |
| JP3186295B2 (ja) | 半導体装置の製造方法 | |
| JP2018107378A (ja) | 炭化珪素半導体装置とその製造方法、炭化珪素半導体の酸化膜の形成方法 | |
| JP2001352056A (ja) | 半導体装置 | |
| JPS62115868A (ja) | 半導体装置の製造方法 | |
| JP2005294772A (ja) | 半導体装置 | |
| JPS59117133A (ja) | 半導体装置 | |
| JPH11214670A (ja) | 高耐圧半導体装置 | |
| JPH06140627A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| TW200836346A (en) | A conventional stagger structure thin film transistor and manufacturing method thereof | |
| JPH0277128A (ja) | 半導体装置 | |
| KR800001340B1 (ko) | 반도체 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |