JPH0277128A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0277128A JPH0277128A JP63229506A JP22950688A JPH0277128A JP H0277128 A JPH0277128 A JP H0277128A JP 63229506 A JP63229506 A JP 63229506A JP 22950688 A JP22950688 A JP 22950688A JP H0277128 A JPH0277128 A JP H0277128A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- silicon
- amorphous
- field insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
半導体装置、特に窒化シリコン膜をパッシベーション膜
に用いて耐湿性を向上させる高耐圧半導体装置に関し、 窒化シリコン膜を窒化シリコン膜形成の際に生成する水
素イオンによる耐圧劣化を防止する保護絶縁膜構造の提
供を目的とし、 フィールド絶縁膜と、該フィールド絶縁膜に画定された
能動領域と、該フィールド絶縁膜と能動領域の上部を覆
う二酸化シリコン若しくは燐珪酸ガラスよりなる被覆絶
縁膜を有し、且つ該被覆絶縁膜上が窒化シリコン・パッ
シベーション膜で覆われてなる半導体装置において、
該被覆絶縁膜内における該フィールド絶縁膜の上部領域
に選択的に、該窒化シリコン・パッシベーション膜に接
触せず、且つ電気的にフローティングな非晶質若しくは
多結晶質のシリコン層が配設されてなる構成を有する。
に用いて耐湿性を向上させる高耐圧半導体装置に関し、 窒化シリコン膜を窒化シリコン膜形成の際に生成する水
素イオンによる耐圧劣化を防止する保護絶縁膜構造の提
供を目的とし、 フィールド絶縁膜と、該フィールド絶縁膜に画定された
能動領域と、該フィールド絶縁膜と能動領域の上部を覆
う二酸化シリコン若しくは燐珪酸ガラスよりなる被覆絶
縁膜を有し、且つ該被覆絶縁膜上が窒化シリコン・パッ
シベーション膜で覆われてなる半導体装置において、
該被覆絶縁膜内における該フィールド絶縁膜の上部領域
に選択的に、該窒化シリコン・パッシベーション膜に接
触せず、且つ電気的にフローティングな非晶質若しくは
多結晶質のシリコン層が配設されてなる構成を有する。
本発明は半導体装置、特に窒化シリコン膜をパッシベー
ション膜に用いて耐湿性を向上させる高耐圧半導体装置
に関する。
ション膜に用いて耐湿性を向上させる高耐圧半導体装置
に関する。
近年高耐圧半導体装置においては、モールド樹脂の質的
向上、モールド技術の向上に伴う耐湿性の向上、及び価
格の優位性から、樹脂モールド構造のものが大量に生産
されている。
向上、モールド技術の向上に伴う耐湿性の向上、及び価
格の優位性から、樹脂モールド構造のものが大量に生産
されている。
しかし要求される耐圧が高まるに伴って、上記モールド
樹脂及びモールド技術の改善のみでは高湿度雰囲気中に
おける信頼度の面で不充分であり、半導体チップ表面の
パッシベーション膜を耐湿性の優れた窒化シリコン（Ｓ
ｉＪ、）膜で形成することによって信頼度の向上が図ら
れている。
樹脂及びモールド技術の改善のみでは高湿度雰囲気中に
おける信頼度の面で不充分であり、半導体チップ表面の
パッシベーション膜を耐湿性の優れた窒化シリコン（Ｓ
ｉＪ、）膜で形成することによって信頼度の向上が図ら
れている。
第３図は高耐圧トランジスタチップの一例の被覆絶縁膜
を除いた状態を模式的に示す平面図（ａｌ及びＡ−Ａ矢
視断面図（ｂ）である。
を除いた状態を模式的に示す平面図（ａｌ及びＡ−Ａ矢
視断面図（ｂ）である。
図において、１は不純物濃度１０１ａ ｃｍ −２程度
のｎ−型シリコン（Ｓｉ）基板（コレクタ層）、２は不
純物濃度１０′８〜１０”ａｍ−”程度のｎ゛型コレク
タコンタクト層、３は不純物濃度１０”〜１０”ｃｍ−
”程度のｐ°型ベース領域、４は不純物濃度Ｂ□ｚｏ〜
１０２１ｃｍ −ｚ程度の ｎ゛型エミッタ領域、５は
チップの端面を介してのリーク電流を阻止するために設
けられる不純物濃度１０２０〜１０”ｃｚ−”程度のｎ
゛型チャネルカット領域、６は二酸化シリコン（ＳｉＯ
ｚ）よりなるフィールド絶縁膜、７はＳｉｎｇよりなる
下層絶縁膜、８はベースコンタクト窓、９はエミッタコ
ンタクト窓、１０はアルミニウム（ＡＩ）若しくはＡ１
合金等よりなりヘース、−コレクタ間接合の耐圧を向上
させる効果を有するフィールドプレートを兼ねるベース
電極、１１は同材料よりなるエミッタ電極、１２は同材
料よりなるコレクタ電橋、１３は同材料よりなりチップ
端部を介してのリーク電流防止に寄与するアニューラリ
ングを示す。
のｎ−型シリコン（Ｓｉ）基板（コレクタ層）、２は不
純物濃度１０′８〜１０”ａｍ−”程度のｎ゛型コレク
タコンタクト層、３は不純物濃度１０”〜１０”ｃｍ−
”程度のｐ°型ベース領域、４は不純物濃度Ｂ□ｚｏ〜
１０２１ｃｍ −ｚ程度の ｎ゛型エミッタ領域、５は
チップの端面を介してのリーク電流を阻止するために設
けられる不純物濃度１０２０〜１０”ｃｚ−”程度のｎ
゛型チャネルカット領域、６は二酸化シリコン（ＳｉＯ
ｚ）よりなるフィールド絶縁膜、７はＳｉｎｇよりなる
下層絶縁膜、８はベースコンタクト窓、９はエミッタコ
ンタクト窓、１０はアルミニウム（ＡＩ）若しくはＡ１
合金等よりなりヘース、−コレクタ間接合の耐圧を向上
させる効果を有するフィールドプレートを兼ねるベース
電極、１１は同材料よりなるエミッタ電極、１２は同材
料よりなるコレクタ電橋、１３は同材料よりなりチップ
端部を介してのリーク電流防止に寄与するアニューラリ
ングを示す。
このような高耐圧トランジスタにおいて、チップの表面
の保護膜は従来、重金属等の汚染物質イオンを固定遮断
する効果及びチップ表面を機械的に保護する効果を有す
る燐珪酸ガラス（ＰＳＧ）等の厚さ１μｍ程度の被覆絶
縁膜と、その上面に形成された耐湿性に優れ水分遮断効
果を有する厚さ０．２〜０．３ μｍ程度の窒化シリコ
ン（Ｓｉ、Ｎｉ）膜とで構成されていた。
の保護膜は従来、重金属等の汚染物質イオンを固定遮断
する効果及びチップ表面を機械的に保護する効果を有す
る燐珪酸ガラス（ＰＳＧ）等の厚さ１μｍ程度の被覆絶
縁膜と、その上面に形成された耐湿性に優れ水分遮断効
果を有する厚さ０．２〜０．３ μｍ程度の窒化シリコ
ン（Ｓｉ、Ｎｉ）膜とで構成されていた。
第４図は上記従来構造の保護膜で覆われた高耐圧トラン
ジスタチップの第３図におけるＢの部分に対応する領域
の模式断面図で、図中、Ｉ４は厚さ１μｍ程度のＰＳＧ
被覆絶縁膜、１５は厚さ０．２〜０．３μｍ程度のＳｉ
、Ｎ、パッシベーション膜、その他の符号は第３図と同
一対象物を示す。
ジスタチップの第３図におけるＢの部分に対応する領域
の模式断面図で、図中、Ｉ４は厚さ１μｍ程度のＰＳＧ
被覆絶縁膜、１５は厚さ０．２〜０．３μｍ程度のＳｉ
、Ｎ、パッシベーション膜、その他の符号は第３図と同
一対象物を示す。
（発明が解決しようとする課題〕
そして上記保護膜は、下部に配設されているＡＩ若しく
はＡ１合金よりなる配線の品質を低下させないために、
少なくとも４５０℃以下の温度で形成する必要がある。
はＡ１合金よりなる配線の品質を低下させないために、
少なくとも４５０℃以下の温度で形成する必要がある。
そのために前記Ｓｉ３Ｎ４バツシベーシヲン膜１５は低
温成長が可能なモノシラン（Ｓｉ）Ｉ４）或いはジクロ
ルシラン（ＳｉＨｚＣｌｚ）等のシリコンの水素化合物
ガスとアンモ、−ア（ＮＨ，）の混合ガスを用いたプラ
ズマ化学気相成長（ＣＶＤ）方法によって形成されるの
で、成長反応に際して多量の水素イオン（Ｈｏ）が生成
し、形成されるＳｉ３Ｎ４は多量の１１０を含んだ膜と
なる。
温成長が可能なモノシラン（Ｓｉ）Ｉ４）或いはジクロ
ルシラン（ＳｉＨｚＣｌｚ）等のシリコンの水素化合物
ガスとアンモ、−ア（ＮＨ，）の混合ガスを用いたプラ
ズマ化学気相成長（ＣＶＤ）方法によって形成されるの
で、成長反応に際して多量の水素イオン（Ｈｏ）が生成
し、形成されるＳｉ３Ｎ４は多量の１１０を含んだ膜と
なる。
そのために前記のように保護膜が、Ｓ４０ｇ系の被覆絶
縁膜例えばＰＳＧ絶録膜１４と５ｉＪｎパツシベーシヨ
ン膜１５のみによって構成された従来の構造においては
、第４図に示すように、このＩ！”による正（＋）電荷
がＰＳＧ絶縁膜１４を経てフィールド絶縁膜６内の基板
面近傍に到達し、基＋Ｉｉ１表面に負（−）電荷が蓄積
された電荷蓄積層１６が形成される。
縁膜例えばＰＳＧ絶録膜１４と５ｉＪｎパツシベーシヨ
ン膜１５のみによって構成された従来の構造においては
、第４図に示すように、このＩ！”による正（＋）電荷
がＰＳＧ絶縁膜１４を経てフィールド絶縁膜６内の基板
面近傍に到達し、基＋Ｉｉ１表面に負（−）電荷が蓄積
された電荷蓄積層１６が形成される。
（ｐ型基板においては反転層が形成される。）そしてこ
の蓄積層（−）電荷が基板ｌの表面近傍部のｎ型不純物
濃度を増大せしめたのと等価に機能し、そのために動作
時に該基板ｌの表面近傍部において、ｐ゛型ヘース領域
３とｎ−型コレクタ層１の間に形成されるベース−コレ
クタ間接合からコレクタ間耐圧に延びる空乏層の拡がり
が抑えられて、ベース−コレクタ間耐圧が劣化するとい
う問題を生じていた。
の蓄積層（−）電荷が基板ｌの表面近傍部のｎ型不純物
濃度を増大せしめたのと等価に機能し、そのために動作
時に該基板ｌの表面近傍部において、ｐ゛型ヘース領域
３とｎ−型コレクタ層１の間に形成されるベース−コレ
クタ間接合からコレクタ間耐圧に延びる空乏層の拡がり
が抑えられて、ベース−コレクタ間耐圧が劣化するとい
う問題を生じていた。
そこで本発明は、窒化シリコン膜をパッシベーション膜
に用いて耐湿性を向上させる高耐圧半導体装置において
窒化シリコン膜形成の際に生成する水素イオンによる耐
圧劣化を防止する保護絶縁膜構造の提供を目的とする。
に用いて耐湿性を向上させる高耐圧半導体装置において
窒化シリコン膜形成の際に生成する水素イオンによる耐
圧劣化を防止する保護絶縁膜構造の提供を目的とする。
上記課題は、フィールド絶縁膜と、該フィールド絶縁膜
に画定された能動領域と、該フィールド絶縁膜と能動領
域の上部を覆う二酸化シリコン若しくは燐珪酸ガラスよ
りなる被覆絶縁膜を有し、且つ該被覆絶縁股上が窒化シ
リコン・パッシベーション膜で覆われてなる半導体装置
において、該被覆絶縁膜内における該フィールド絶縁膜
の上部Ｓ、Ｗ 域に選択的に、該窒化シリコン・パッシ
ベーション膜に接触せず、且つ電極配線間の絶縁性を保
つために電極配線に接続しない電気的にフローティング
な非晶質若しくは多結晶質のシリコン層が配設されてな
る本発明による半導体装置により解決れれる。
に画定された能動領域と、該フィールド絶縁膜と能動領
域の上部を覆う二酸化シリコン若しくは燐珪酸ガラスよ
りなる被覆絶縁膜を有し、且つ該被覆絶縁股上が窒化シ
リコン・パッシベーション膜で覆われてなる半導体装置
において、該被覆絶縁膜内における該フィールド絶縁膜
の上部Ｓ、Ｗ 域に選択的に、該窒化シリコン・パッシ
ベーション膜に接触せず、且つ電極配線間の絶縁性を保
つために電極配線に接続しない電気的にフローティング
な非晶質若しくは多結晶質のシリコン層が配設されてな
る本発明による半導体装置により解決れれる。
即ち本発明による保護絶縁膜の構成においては、半導体
装置の能動領域を画定するフィールド絶縁膜上の被覆絶
縁膜内に電極配線に接続しない電気的にフローティング
な非晶質若しくは多結晶質のシリコン層を配設し、被覆
絶縁膜上にプラズマＣｖＤ法で形成される５ｉＪ４パツ
シベーシヨン膜中に含まれ被覆絶縁膜内に拡散してくる
Ｈ゛を上記シリコン層内に多量に含まれるダングリング
ボンド（不飽和結合）や準位を有する結晶粒界に捕獲固
定し、該Ｈ°がフィールド絶縁膜内に達するのを抑止す
る。
装置の能動領域を画定するフィールド絶縁膜上の被覆絶
縁膜内に電極配線に接続しない電気的にフローティング
な非晶質若しくは多結晶質のシリコン層を配設し、被覆
絶縁膜上にプラズマＣｖＤ法で形成される５ｉＪ４パツ
シベーシヨン膜中に含まれ被覆絶縁膜内に拡散してくる
Ｈ゛を上記シリコン層内に多量に含まれるダングリング
ボンド（不飽和結合）や準位を有する結晶粒界に捕獲固
定し、該Ｈ°がフィールド絶縁膜内に達するのを抑止す
る。
そのため、フィールド絶縁膜内に正（＋）電荷が蓄積さ
れることがなくなるので、フィールド絶縁膜下部の基板
面にｎ型基板の場合電荷蓄積層が形成され、またｐ型基
板の場合反転層が形成されてベース−コレクタ間の耐圧
が劣化するという現象が防止される。
れることがなくなるので、フィールド絶縁膜下部の基板
面にｎ型基板の場合電荷蓄積層が形成され、またｐ型基
板の場合反転層が形成されてベース−コレクタ間の耐圧
が劣化するという現象が防止される。
なお上記シリコン層と５ｉＪ４パツシベーシヨン膜を接
触せしめないのは、５ｉｓＮａ成長時にシリコン層中に
捕獲されるＩＩ”の量を減少させて、動作時におけるシ
リコン層内のダングリングボンドや準位を多く保ってお
き、効果を大ならしめるためである。
触せしめないのは、５ｉｓＮａ成長時にシリコン層中に
捕獲されるＩＩ”の量を減少させて、動作時におけるシ
リコン層内のダングリングボンドや準位を多く保ってお
き、効果を大ならしめるためである。
以下本発明を、図示実施例により具体的に説明する。
第１図は本発明の一実施例の模式断面図、第２図は同実
施例におけるシリコン（Ｓｉ）層パターンの形状配置を
示す模式平面図である。
施例におけるシリコン（Ｓｉ）層パターンの形状配置を
示す模式平面図である。
本発明に係る保護絶縁膜の構成を有するｐｎｐ型高耐高
耐圧トランジスタ第３図におけるＢに対応する領域の断
面を示す第１図において、１は不純物濃度１０Ｉ４０−
２程度のｎ−型シリコン（Ｓｉ）基板（コレクタ層）、
３は不純物濃度１０１１１〜ｌ Ｑ ” ｅｌｍ −”
程度の ｐ゛型ベース領域、５は不純物濃度１０２０〜
１０”ＣＩ！−”程度のｎ°型チャネルカッ）Ｓｉ域、
６は二酸化シリコン（ＳｉＯ□）よりなるフィールド絶
縁膜、７はＳｉｎｇよりなる下層絶縁膜、８はベースコ
ンタクト窓、１０はアルミニウム（Ａ１）若しくはＡ１
合金等よりなりフィールドプレートを兼ねるベース電極
、１３はＡ１若しくはＡ１合金等よりなるアニューラリ
ング、１４Ａは０．５μｍ程度の厚さを有する第１のＰ
ＳＧ被覆絶縁膜、１７は多結晶（非晶質）シリコンパタ
ーン、１４Ｂは厚さ０．５〜１μｍ程度の第２のＰＳＧ
被覆絶縁膜、１１は０．２〜０．３ μｍ程度の厚さを
有するＳｉ３Ｎ、パッシベーション膜を示す。
耐圧トランジスタ第３図におけるＢに対応する領域の断
面を示す第１図において、１は不純物濃度１０Ｉ４０−
２程度のｎ−型シリコン（Ｓｉ）基板（コレクタ層）、
３は不純物濃度１０１１１〜ｌ Ｑ ” ｅｌｍ −”
程度の ｐ゛型ベース領域、５は不純物濃度１０２０〜
１０”ＣＩ！−”程度のｎ°型チャネルカッ）Ｓｉ域、
６は二酸化シリコン（ＳｉＯ□）よりなるフィールド絶
縁膜、７はＳｉｎｇよりなる下層絶縁膜、８はベースコ
ンタクト窓、１０はアルミニウム（Ａ１）若しくはＡ１
合金等よりなりフィールドプレートを兼ねるベース電極
、１３はＡ１若しくはＡ１合金等よりなるアニューラリ
ング、１４Ａは０．５μｍ程度の厚さを有する第１のＰ
ＳＧ被覆絶縁膜、１７は多結晶（非晶質）シリコンパタ
ーン、１４Ｂは厚さ０．５〜１μｍ程度の第２のＰＳＧ
被覆絶縁膜、１１は０．２〜０．３ μｍ程度の厚さを
有するＳｉ３Ｎ、パッシベーション膜を示す。
この図に示されるように本発明に係る高耐圧バイポーラ
トランジスタにおいては、ベース領域３が形成される能
動領域１８を画定するフィールド絶縁膜６の上部のＰＳ
Ｇ被覆絶縁膜内に前記能動領域１８の外周に沿ってこれ
を取り囲むように例えば第１のＰＳＧ被覆絶縁膜１４Ａ
と第２のＰＳＧ被覆絶縁膜１４Ｂに挟まれフィールドプ
レート１０及びアニューラリング１３に接続されない状
態で、例えばノンドープの多結晶（非晶質）シリコンパ
ターン１７が埋込まれてなっている。この多結晶シリコ
ンパターンはフィールドプレートやアニューラリングを
有しない構造においてはフィールド絶縁膜の上部全域上
に配設されることが望ましいが、この実施例のようにフ
ィールド絶縁膜６の縁部がそれぞれフィールドプレート
１０及びアニューラリング１３に覆われる構造において
は、多結晶（非晶質）シリコンパターン１７は図示のよ
うに少なくともフィールドプレート１０とアニューラリ
ング１３との間に表出しているフィールド絶縁膜６の上
部を覆うように配設されればよい 第２図は上記実施例における多結晶（非晶質）シリコン
パターン１７の形状及び配置をチップ全面について模式
的に示した平面図で、この図に示されるように多結晶（
非晶質）シリコンパターン１７は、フィールドプレート
（ベース電極）１０とアニューラリング１３との間隙
部に表出するフィールド絶縁膜の上部を覆って、ベース
領域３が形成される能動領域１８を取り囲むようにリン
グ状に配設される。
トランジスタにおいては、ベース領域３が形成される能
動領域１８を画定するフィールド絶縁膜６の上部のＰＳ
Ｇ被覆絶縁膜内に前記能動領域１８の外周に沿ってこれ
を取り囲むように例えば第１のＰＳＧ被覆絶縁膜１４Ａ
と第２のＰＳＧ被覆絶縁膜１４Ｂに挟まれフィールドプ
レート１０及びアニューラリング１３に接続されない状
態で、例えばノンドープの多結晶（非晶質）シリコンパ
ターン１７が埋込まれてなっている。この多結晶シリコ
ンパターンはフィールドプレートやアニューラリングを
有しない構造においてはフィールド絶縁膜の上部全域上
に配設されることが望ましいが、この実施例のようにフ
ィールド絶縁膜６の縁部がそれぞれフィールドプレート
１０及びアニューラリング１３に覆われる構造において
は、多結晶（非晶質）シリコンパターン１７は図示のよ
うに少なくともフィールドプレート１０とアニューラリ
ング１３との間に表出しているフィールド絶縁膜６の上
部を覆うように配設されればよい 第２図は上記実施例における多結晶（非晶質）シリコン
パターン１７の形状及び配置をチップ全面について模式
的に示した平面図で、この図に示されるように多結晶（
非晶質）シリコンパターン１７は、フィールドプレート
（ベース電極）１０とアニューラリング１３との間隙
部に表出するフィールド絶縁膜の上部を覆って、ベース
領域３が形成される能動領域１８を取り囲むようにリン
グ状に配設される。
これによってＳｉ３Ｎ、パッシベーション膜１１に多量
に含まれ、第２のＰＳＧ被覆絶縁膜１４Ｂ及び第１のＰ
ＳＧ被覆絶縁膜１４Ａ内を拡散して前記フィールド絶縁
膜６の表出領域に到達しようとするＨ゛の大部分は、多
結晶（非晶質）シリコンパターン１７内に存在するダン
グリングボンド及び結晶粒界の単位等に捕獲され、電位
を失って固定され消滅するので、該Ｈ゛によるフィール
ド絶縁膜６の十の帯電はなくなる。従ってフィールド絶
縁膜６下の基板面に一電位を持った電荷蓄積領域が形成
されることがなくなるので、基板表面部の見掛は上の不
純物濃度は基板濃度の侭に維持され、ベース−コレクタ
間接合耐圧の劣化は防止される。
に含まれ、第２のＰＳＧ被覆絶縁膜１４Ｂ及び第１のＰ
ＳＧ被覆絶縁膜１４Ａ内を拡散して前記フィールド絶縁
膜６の表出領域に到達しようとするＨ゛の大部分は、多
結晶（非晶質）シリコンパターン１７内に存在するダン
グリングボンド及び結晶粒界の単位等に捕獲され、電位
を失って固定され消滅するので、該Ｈ゛によるフィール
ド絶縁膜６の十の帯電はなくなる。従ってフィールド絶
縁膜６下の基板面に一電位を持った電荷蓄積領域が形成
されることがなくなるので、基板表面部の見掛は上の不
純物濃度は基板濃度の侭に維持され、ベース−コレクタ
間接合耐圧の劣化は防止される。
なお上記実施例においてはベース電極ｌＯ、エミッタ電
極（第３図、１１）、アニューラリング１３等にＡＩ若
しくはＡ１合金を使用しているので、上記多結晶シリコ
ンパターン１７に使用する多結晶（非晶質）シリコン層
は、プラズマＣＶＤ法或いはスパッタ法等により４５０
℃以下の温度で形成する必要がある。この際、プラズマ
ＣＶＤ法によれば多結晶シリコンが多く形成され、スパ
ッタ法によれば非晶質シリコンが主として形成される。
極（第３図、１１）、アニューラリング１３等にＡＩ若
しくはＡ１合金を使用しているので、上記多結晶シリコ
ンパターン１７に使用する多結晶（非晶質）シリコン層
は、プラズマＣＶＤ法或いはスパッタ法等により４５０
℃以下の温度で形成する必要がある。この際、プラズマ
ＣＶＤ法によれば多結晶シリコンが多く形成され、スパ
ッタ法によれば非晶質シリコンが主として形成される。
また上記多結晶（非晶質）シリコンパターン１７にノン
ドープシリコンを用いるのは、効果をより大ならしめる
ために該多結晶（非晶質）シリコンパターン１７をフィ
ールドプレート１０及びアニューラリング１３に極度に
近接して配設した際に、フィールドプレート１０とアニ
ューラリング１３が該多結晶（非晶質）シリコンパター
ン１７を介して低抵抗で短絡されるのを防止するためで
ある。
ドープシリコンを用いるのは、効果をより大ならしめる
ために該多結晶（非晶質）シリコンパターン１７をフィ
ールドプレート１０及びアニューラリング１３に極度に
近接して配設した際に、フィールドプレート１０とアニ
ューラリング１３が該多結晶（非晶質）シリコンパター
ン１７を介して低抵抗で短絡されるのを防止するためで
ある。
以上説明のように本発明によれば、窒化シリコン膜をパ
ッシベーション膜に用いて耐湿性を向上し、且つ窒化シ
リコン膜から絶縁膜中を拡散してくる水素イオンによる
フィールド絶縁膜下の基板面の電荷蓄積或いは反転を防
止して、この領域に形成される接合の耐圧劣化が防止さ
れる。
ッシベーション膜に用いて耐湿性を向上し、且つ窒化シ
リコン膜から絶縁膜中を拡散してくる水素イオンによる
フィールド絶縁膜下の基板面の電荷蓄積或いは反転を防
止して、この領域に形成される接合の耐圧劣化が防止さ
れる。
従って本発明は樹脂モールド型の高耐圧半導体装置を形
成する際に極めて有効である。
成する際に極めて有効である。
第１図は本発明の一実施例の模式断面図、第２図は同実
施例におけるシリコン（Ｓｉ）パターンの形状配置を示
す模式平面図、 第３図は高耐圧トランジスタチップを模式的に示す平面
図（ａ）及びＡ−Ａ矢視断面図（ｂ）、第４図は従来構
造の模式断面図 である。 図において、 １はｎ−型シリコン基板、 ３はｐ゛型ベース領域、 ５はｎ゛型チャネルカット領域、 ６はフィールド絶縁膜、 ７は下層絶縁膜、 ８はベースコンタクト窓、 １０はベース電極（フィールドプレート）、１１は５ｉ
Ｊ４パツシベーシヨン膜、 １３はアニューラリング、 １４Ａは第１のＰＳＧ被覆絶縁膜、 １４Ｂは第２のＰＳＧ被覆絶縁膜、 １７は多結晶（非晶質）シリコンパターン、１８は能動
領域 を示す。 ｌ ２ （２） （ａ）平面口 （ｂ） 、Ａ−Ａ矢視断面目 １％１耐圧トランジスタチ、’／フ０のオ莫入ロ第
３ 肥 不Ｕ米痕伍の頑へ断面図 霊 ４−、回
施例におけるシリコン（Ｓｉ）パターンの形状配置を示
す模式平面図、 第３図は高耐圧トランジスタチップを模式的に示す平面
図（ａ）及びＡ−Ａ矢視断面図（ｂ）、第４図は従来構
造の模式断面図 である。 図において、 １はｎ−型シリコン基板、 ３はｐ゛型ベース領域、 ５はｎ゛型チャネルカット領域、 ６はフィールド絶縁膜、 ７は下層絶縁膜、 ８はベースコンタクト窓、 １０はベース電極（フィールドプレート）、１１は５ｉ
Ｊ４パツシベーシヨン膜、 １３はアニューラリング、 １４Ａは第１のＰＳＧ被覆絶縁膜、 １４Ｂは第２のＰＳＧ被覆絶縁膜、 １７は多結晶（非晶質）シリコンパターン、１８は能動
領域 を示す。 ｌ ２ （２） （ａ）平面口 （ｂ） 、Ａ−Ａ矢視断面目 １％１耐圧トランジスタチ、’／フ０のオ莫入ロ第
３ 肥 不Ｕ米痕伍の頑へ断面図 霊 ４−、回
Claims (1)
- 【特許請求の範囲】 フィールド絶縁膜と、 該フィールド絶縁膜に画定された能動領域と、該フィー
ルド絶縁膜と能動領域の上部を覆う二酸化シリコン若し
くは燐珪酸ガラスよりなる被覆絶縁膜を有し、 且つ該被覆絶縁膜上が窒化シリコン・パッシベーション
膜で覆われてなる半導体装置において、該被覆絶縁膜内
における該フィールド絶縁膜の上部領域に選択的に、該
窒化シリコン・パッシベーション膜に接触せず、且つ電
気的にフローティングな非晶質若しくは多結晶質のシリ
コン層が配設されてなることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63229506A JPH0277128A (ja) | 1988-09-13 | 1988-09-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63229506A JPH0277128A (ja) | 1988-09-13 | 1988-09-13 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0277128A true JPH0277128A (ja) | 1990-03-16 |
Family
ID=16893241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63229506A Pending JPH0277128A (ja) | 1988-09-13 | 1988-09-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0277128A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1182706A3 (en) * | 1991-08-28 | 2003-10-08 | Advanced Power Technology Inc. | IGBT process and device |
| WO2016170978A1 (ja) * | 2015-04-20 | 2016-10-27 | 富士電機株式会社 | 半導体装置 |
| US9972572B2 (en) | 2015-04-20 | 2018-05-15 | Fuji Electric Co., Ltd. | Semiconductor device having a barrier layer |
-
1988
- 1988-09-13 JP JP63229506A patent/JPH0277128A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1182706A3 (en) * | 1991-08-28 | 2003-10-08 | Advanced Power Technology Inc. | IGBT process and device |
| WO2016170978A1 (ja) * | 2015-04-20 | 2016-10-27 | 富士電機株式会社 | 半導体装置 |
| CN106688104A (zh) * | 2015-04-20 | 2017-05-17 | 富士电机株式会社 | 半导体装置 |
| JPWO2016170978A1 (ja) * | 2015-04-20 | 2017-08-03 | 富士電機株式会社 | 半導体装置 |
| US9972572B2 (en) | 2015-04-20 | 2018-05-15 | Fuji Electric Co., Ltd. | Semiconductor device having a barrier layer |
| US10090379B2 (en) | 2015-04-20 | 2018-10-02 | Fuji Electric Co., Ltd. | Hydrogen occlusion semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6888206B2 (en) | Power semiconductor device and method of manufacturing the same | |
| US8294244B2 (en) | Semiconductor device having an enlarged emitter electrode | |
| US9859395B2 (en) | Semiconductor device with a passivation layer | |
| US7391093B2 (en) | Semiconductor device with a guard-ring structure and a field plate formed of polycrystalline silicon film embedded in an insulating film | |
| JP3275536B2 (ja) | 半導体装置及びその製造方法 | |
| JP2870553B2 (ja) | 高耐圧半導体装置 | |
| US5031021A (en) | Semiconductor device with a high breakdown voltage | |
| JPH07505504A (ja) | Ｅｅｐｒｏｍ／ｅｐｒｏｍの電荷損失及びｓｒａｍ負荷抵抗器の不安定性を抑制する方法及び構造 | |
| JPS61158177A (ja) | 半導体装置 | |
| US6476456B1 (en) | Integrated radiation hardened power mosgated device and schottky diode | |
| JPS5817676A (ja) | 高耐圧プレ−ナ型半導体装置 | |
| JPH0277128A (ja) | 半導体装置 | |
| JP2001057426A (ja) | 高耐圧半導体装置およびその製造方法 | |
| US10361096B2 (en) | Semiconductor component, method for processing a substrate and method for producing a semiconductor component | |
| TW202226594A (zh) | 半導體裝置 | |
| JP2001352056A (ja) | 半導体装置 | |
| JPS60102770A (ja) | 半導体装置 | |
| JPH02196474A (ja) | 半導体受光素子 | |
| JPH0129057B2 (ja) | ||
| JPS587871A (ja) | ダイオ−ドおよびその製造方法 | |
| JPS62115868A (ja) | 半導体装置の製造方法 | |
| JPH05129331A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH04130631A (ja) | 半導体装置の製造方法 | |
| JPS645458B2 (ja) | ||
| JPS6328345B2 (ja) |