JPS6276888A - Ｐａｌ方式の輝度信号／色度信号分離回路 - Google Patents
Ｐａｌ方式の輝度信号／色度信号分離回路Info
- Publication number
- JPS6276888A JPS6276888A JP21451785A JP21451785A JPS6276888A JP S6276888 A JPS6276888 A JP S6276888A JP 21451785 A JP21451785 A JP 21451785A JP 21451785 A JP21451785 A JP 21451785A JP S6276888 A JPS6276888 A JP S6276888A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- synthesizing
- latch
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、ベースバンドのビデオ信号をデジタル処理
するデジタルテレビジョン受像機に係シ、特に、ＰＡＬ
方式において、デジタルビデオ信号を輝度信号と色度信
号に分離するための輝度信号／色度信号分離回路に関す
る。
するデジタルテレビジョン受像機に係シ、特に、ＰＡＬ
方式において、デジタルビデオ信号を輝度信号と色度信
号に分離するための輝度信号／色度信号分離回路に関す
る。
従来のテレビジョン受像機においては、ビデオ信号の処
理は全てアナログ処理となっている。
理は全てアナログ処理となっている。
しかし、最近では、ベースバンドのビデオ信号の処理段
以後の処理をデジタル化したデジタルテレビジョン受像
機も市販されるようになった。
以後の処理をデジタル化したデジタルテレビジョン受像
機も市販されるようになった。
このようにデジタル化することによる利点は以下にあげ
られる。すなわち、第１に、ＩＣ化した場合に無調整化
及び部品点数の低減が図れること、第２に経時変化、温
度変化に強いこと、第３にビデオ信号処理系に関しては
、時間軸上の処理が精度よくできること等である。これ
らのことから今後デジタルテレピー）ヨン受像機が普及
していくことが予想される。
られる。すなわち、第１に、ＩＣ化した場合に無調整化
及び部品点数の低減が図れること、第２に経時変化、温
度変化に強いこと、第３にビデオ信号処理系に関しては
、時間軸上の処理が精度よくできること等である。これ
らのことから今後デジタルテレピー）ヨン受像機が普及
していくことが予想される。
ところで、 ＰＡＬ方式のテレビジ、ン受像機において
は、ビデオ信号を輝度信号（以下、Ｙ信号と記す）と色
度信号（以下、Ｃ信号と記す）に分離する方法として、
従来、帯域通過フィルタ（以下、ＢＰＦと記す）を用い
る方法をとっている。しかし、この方法はクロスカラー
、ドツト妨害が画面上に現れるという問題を有する。
は、ビデオ信号を輝度信号（以下、Ｙ信号と記す）と色
度信号（以下、Ｃ信号と記す）に分離する方法として、
従来、帯域通過フィルタ（以下、ＢＰＦと記す）を用い
る方法をとっている。しかし、この方法はクロスカラー
、ドツト妨害が画面上に現れるという問題を有する。
これは、ＢＰＦＫよるＹ信号とＣ信号の分離性能の不完
全さに起因するものである。
全さに起因するものである。
このＹ／Ｃ分離性能を改善する方法として、１水平走査
期間の遅延量を有する遅延線（以下、ＩＨ遅延線と記す
）を用いたくし形フィルタによるη全分離方法がある。
期間の遅延量を有する遅延線（以下、ＩＨ遅延線と記す
）を用いたくし形フィルタによるη全分離方法がある。
１１’Ｉ遅延線としては、従来のテレビジ、ン受像機で
は、ＣＣＤ、ガラス遅ｍ線を用い、デジタルテレビジ、
ン受像機では通常メモリを用いている。
は、ＣＣＤ、ガラス遅ｍ線を用い、デジタルテレビジ、
ン受像機では通常メモリを用いている。
このくし形フィルタを用いたηで分離方法は、従来のＢ
ＰＦを用いたηで分離方法に比べ、クロスカラー、ドツ
ト妨害を軽減でき、Ｙ信号の水平解像度を向上させるこ
とができる利点がある。
ＰＦを用いたηで分離方法に比べ、クロスカラー、ドツ
ト妨害を軽減でき、Ｙ信号の水平解像度を向上させるこ
とができる利点がある。
しかし、 ＰＡＬ方式においで、くシ形フィルタによる
η全分離を行うには次のような問題がある。すなわち、
ＰＡＬ方式においてこの分離方法をとると、ＩＨ遅延線
が２つ必要になる。これはデジタルテレビジョン受像機
でみれば、アナし、デジタル化のピット数を８とすると
、８×１１３５ピツトの容量をもつメそりが２個必要に
なる（１１３５Ｔ、は１水平走査期間）。現状ではこの
ような容量をもつメモリは高価であシ、シかも、ＰＡＬ
方式においては、色相補正回路においても、ＩＨ遅延線
が必要である。したがって、単にη全分離を行うための
くし形フィルタだけで上述したような容量をもつメモリ
を２個必要とすることは、テレビジ、ン受像機の製造経
費の低減を図る上で大きな負担となる。
η全分離を行うには次のような問題がある。すなわち、
ＰＡＬ方式においてこの分離方法をとると、ＩＨ遅延線
が２つ必要になる。これはデジタルテレビジョン受像機
でみれば、アナし、デジタル化のピット数を８とすると
、８×１１３５ピツトの容量をもつメそりが２個必要に
なる（１１３５Ｔ、は１水平走査期間）。現状ではこの
ような容量をもつメモリは高価であシ、シかも、ＰＡＬ
方式においては、色相補正回路においても、ＩＨ遅延線
が必要である。したがって、単にη全分離を行うための
くし形フィルタだけで上述したような容量をもつメモリ
を２個必要とすることは、テレビジ、ン受像機の製造経
費の低減を図る上で大きな負担となる。
この発明は上記の事情に対処すべくなされたもので、Ｐ
ＡＬ方式において、Ｙ信号とＣ信号の分離をくし形フィ
ルタによって行うことによるテレビジョン受像機の製造
経費の上昇を防止することができる輝度信号／色度信号
分離回路を提供することを目的とする。
ＡＬ方式において、Ｙ信号とＣ信号の分離をくし形フィ
ルタによって行うことによるテレビジョン受像機の製造
経費の上昇を防止することができる輝度信号／色度信号
分離回路を提供することを目的とする。
この発明は上記目的を達成するために、色度信号の抽出
系に関してデジタルビデオ信号から抽出された色度信号
周波数をもつ信号成分を例えば±Ｕ位相でラッチすると
ともに、同位相で取り込んでＩＨ及び２Ｈ遅延し、これ
らラッチ処理及び遅延処理によって得られる信号を適宜
合成することにより、Ｕ信号と輝度信号の高域成分を得
、さらに上記色度信号周波数をもつ信号成分を±Ｖ位相
でラッチしたものと上記輝度信号の高域成分からＶ信号
を得るというように構成することによ）、遅延に必要な
メモリ容量を従来の半分に抑えるようにしたものである
。
系に関してデジタルビデオ信号から抽出された色度信号
周波数をもつ信号成分を例えば±Ｕ位相でラッチすると
ともに、同位相で取り込んでＩＨ及び２Ｈ遅延し、これ
らラッチ処理及び遅延処理によって得られる信号を適宜
合成することにより、Ｕ信号と輝度信号の高域成分を得
、さらに上記色度信号周波数をもつ信号成分を±Ｖ位相
でラッチしたものと上記輝度信号の高域成分からＶ信号
を得るというように構成することによ）、遅延に必要な
メモリ容量を従来の半分に抑えるようにしたものである
。
以下、図面を参照してこの発明の実施例を詳細に説明す
る。
る。
第１図はこの発明の一実施例の構成を示す回路図である
。
。
第１図において、ＰＡＬ方式のアナログビデオ信号ＶＡ
は端子１１よシアナログ／デジタル変換器（以下、Ａカ
変換器と記す）１２に入力され、デジタルビデオ信号Ｖ
Ｄに変換される。このＡ／１）変換器１２のサンプリン
グ周波数はＣ信号の±Ｕ位相、±Ｖ位相に設定されてい
る。
は端子１１よシアナログ／デジタル変換器（以下、Ａカ
変換器と記す）１２に入力され、デジタルビデオ信号Ｖ
Ｄに変換される。このＡ／１）変換器１２のサンプリン
グ周波数はＣ信号の±Ｕ位相、±Ｖ位相に設定されてい
る。
Ａ／Ｉ）変換器１２の出力は中心周波数ｆ、。のバンド
パスフィルタ（以下、ＢＰＦと記す） Ｉ ＪＫ与えら
れ、Ｙ信号の高域成分及びＣ信号が抽出される。この抽
出出力はラッチ回路１４に与えられ、端子１５に与えら
れる信号Ｓに従ってラッチされる。この信号Ｓは上記±
Ｕ位相に同期した２ Ｔ、の周期をもつ信号である。し
たがって、ラッチ回路７４には、ＢＰＦ １３の出力の
うち、±Ｕ位相をもつデータがラッチされる。この様子
を第２図に示す。図で、丸で囲んだデータがラッチデー
タである。なお、第２図はＢＰＦ １３の出力をＩＨ（
１水平走査期間）ごとに５時系列的に示すタイムチャー
トである。横軸はサンプリング周期Ｔ、単位の時間経過
を示し、縦軸はＩＨ年単位時間経過を示す。また、”ｌ
マはそれぞれＣ信号、■信号の振幅を示し、ｙｌ（１＝
１．２．−・・、１１３５）は輝度信号Ｙの高域成分の
振幅を示す。
パスフィルタ（以下、ＢＰＦと記す） Ｉ ＪＫ与えら
れ、Ｙ信号の高域成分及びＣ信号が抽出される。この抽
出出力はラッチ回路１４に与えられ、端子１５に与えら
れる信号Ｓに従ってラッチされる。この信号Ｓは上記±
Ｕ位相に同期した２ Ｔ、の周期をもつ信号である。し
たがって、ラッチ回路７４には、ＢＰＦ １３の出力の
うち、±Ｕ位相をもつデータがラッチされる。この様子
を第２図に示す。図で、丸で囲んだデータがラッチデー
タである。なお、第２図はＢＰＦ １３の出力をＩＨ（
１水平走査期間）ごとに５時系列的に示すタイムチャー
トである。横軸はサンプリング周期Ｔ、単位の時間経過
を示し、縦軸はＩＨ年単位時間経過を示す。また、”ｌ
マはそれぞれＣ信号、■信号の振幅を示し、ｙｌ（１＝
１．２．−・・、１１３５）は輝度信号Ｙの高域成分の
振幅を示す。
う、子回路１４の出力はＩＨ分の遅延量をもつメモリ１
６に入力される。このメモリ１６は±Ｕ位相に同期した
２ Ｔ、の周期をもつクロックに従って入力信号を５６
８クロ、り分遅延する。
６に入力される。このメモリ１６は±Ｕ位相に同期した
２ Ｔ、の周期をもつクロックに従って入力信号を５６
８クロ、り分遅延する。
メモリ１６の出力はＩＨ分の遅延量をもつメモリ１７に
入力される。このメモリ１７は±Ｕ位相に同期し、２
Ｔ、の周期をもつクロ、りに従って入力信号を５６７ク
ロツク分だけ遅延する。
入力される。このメモリ１７は±Ｕ位相に同期し、２
Ｔ、の周期をもつクロ、りに従って入力信号を５６７ク
ロツク分だけ遅延する。
したがって、メモリ１６からはラッチ回路１４の出力Ｄ
！をＩＨ遅延した信号が得られ、メモリ１７からは同じ
＜２Ｈ遅延した信号が得られる。
！をＩＨ遅延した信号が得られ、メモリ１７からは同じ
＜２Ｈ遅延した信号が得られる。
以下、第３図を参照しながら説明を進める。
第３図はラッチ回路１４の出力Ｄ１が例えば第２図に示
す２Ｈ目のデータであるときの各部の出力を示す。
す２Ｈ目のデータであるときの各部の出力を示す。
第１図において、う、子回路１４の出力Ｄ１とメモリ１
７の出力Ｄａ（ＯＨ目のデータ）は減算器１８に入力さ
れる。減算器１８はメモリ１７の出力Ｄ３からラッチ回
路１４の出力Ｄ！を減する減算合成により、Ｃ信号を取
り出す。
７の出力Ｄａ（ＯＨ目のデータ）は減算器１８に入力さ
れる。減算器１８はメモリ１７の出力Ｄ３からラッチ回
路１４の出力Ｄ！を減する減算合成により、Ｃ信号を取
り出す。
この減算器Ｉ８の出力は減衰器１９で１／２に減衰され
た後、減算器２０に与えられる。この減算器２０には、
さらにメモリ１６の出力Ｄ！（今の場合、第２図の２Ｈ
目のデータ）が与えられる。減算器２０はメモリ１６の
出力Ｄ−から減衰器１９の出力を減する減算合成によ、
６ｙ信号の高域成分を取り出す。
た後、減算器２０に与えられる。この減算器２０には、
さらにメモリ１６の出力Ｄ！（今の場合、第２図の２Ｈ
目のデータ）が与えられる。減算器２０はメモリ１６の
出力Ｄ−から減衰器１９の出力を減する減算合成によ、
６ｙ信号の高域成分を取り出す。
減算器２０の出力はう、子回路２１に与えられ、端子２
２に与えられる信号Ｓによってう。
２に与えられる信号Ｓによってう。
チされる。この信号Ｓは±Ｖ位相をもつ周期２ Ｔ、の
信号である。したがって、ラッチ回路２１は入力信号を
Ｔ、たけ遅らせる。このラッチ回路２１の出力Ｙ１は、
減算器２２に与えられる。この減算器２２にはさらにラ
ッチ回路２３の出力Ｄ！／が与えられる。このラッチ回
路２３はＢＰＦ １３の出力を端子２４に与えられる上
記信号Ｓに従ってラッチされる。したがって、今の場合
、第２図の２Ｈ目のデータのうち、±■位相をもつデー
タ、りまシ四角で囲んだデータがラッチされる。
信号である。したがって、ラッチ回路２１は入力信号を
Ｔ、たけ遅らせる。このラッチ回路２１の出力Ｙ１は、
減算器２２に与えられる。この減算器２２にはさらにラ
ッチ回路２３の出力Ｄ！／が与えられる。このラッチ回
路２３はＢＰＦ １３の出力を端子２４に与えられる上
記信号Ｓに従ってラッチされる。したがって、今の場合
、第２図の２Ｈ目のデータのうち、±■位相をもつデー
タ、りまシ四角で囲んだデータがラッチされる。
減算器２２はラッチ回路２３の出力Ｄ１′からラッチ回
路２１の出力ｙｌを減する減算合成により、第３図に示
すように■信号を得る。この減算器２２の出力Ｃ！と減
衰器１９の出力Ｃ１はセレクタ２４に入力される。セレ
クタ２４は端子２５に与えられる信号Ｓのレベルに従っ
て２つの入力信号Ｃ１ｙＣ！を交互に選択し、第３図に
示すように、色度信号Ｃを得る。
路２１の出力ｙｌを減する減算合成により、第３図に示
すように■信号を得る。この減算器２２の出力Ｃ！と減
衰器１９の出力Ｃ１はセレクタ２４に入力される。セレ
クタ２４は端子２５に与えられる信号Ｓのレベルに従っ
て２つの入力信号Ｃ１ｙＣ！を交互に選択し、第３図に
示すように、色度信号Ｃを得る。
この色度信号Ｃは端子２６に与えられるとともに、減算
器２７に与えられる。この減算器２７には、さらに、い
変換器１２から出力されるデジタルビデオ信号ＶＤが遅
延補正回路２８を介して与えられる。減算器２７はデジ
タルビデオ信号ＶＤからＣ信号を減する減算合成により
、”ｒ信号を得、端子２９に出力する。
器２７に与えられる。この減算器２７には、さらに、い
変換器１２から出力されるデジタルビデオ信号ＶＤが遅
延補正回路２８を介して与えられる。減算器２７はデジ
タルビデオ信号ＶＤからＣ信号を減する減算合成により
、”ｒ信号を得、端子２９に出力する。
なお、この発明は先の実施例に限定されるものではなく
、例えば次のように変形実施可能なことは勿論である。
、例えば次のように変形実施可能なことは勿論である。
（１）第１図において、ラッチ回路２１を削除した構成
（２） 同じく、ラッチ回路１４．２１のラッチ用信
号をＳとし、ラッチ回路２３のラッチ用信号をＳとし、
減算器２０を加算器とする構成（３）同じく、メモＩＪ
１６ 、１７の遅延量をそれぞれクロック５６７．５
６８個分とし、減算器２０を加算器とする構成 （４） 同じく、メモＩＪ １６ 、１７の遅延量を
それぞれクロック５６７．５６８個分とし、ラッチ回路
１４．２１のラッチ用信号をＳとし、う、子回路２３の
ラッチ用信号をＳとする構成但し、（１）の構成は（２
）〜（４）の構成にも適用可能である。上記（１）〜（
４）の各構成における各部の出力を第３図に対応させて
示したのが、それぞれ第４図〜第７図である。なお、こ
れら図に関しては、第３図の説明から容易に類推できる
ものであるから、あえて説明を割愛する。
号をＳとし、ラッチ回路２３のラッチ用信号をＳとし、
減算器２０を加算器とする構成（３）同じく、メモＩＪ
１６ 、１７の遅延量をそれぞれクロック５６７．５
６８個分とし、減算器２０を加算器とする構成 （４） 同じく、メモＩＪ １６ 、１７の遅延量を
それぞれクロック５６７．５６８個分とし、ラッチ回路
１４．２１のラッチ用信号をＳとし、う、子回路２３の
ラッチ用信号をＳとする構成但し、（１）の構成は（２
）〜（４）の構成にも適用可能である。上記（１）〜（
４）の各構成における各部の出力を第３図に対応させて
示したのが、それぞれ第４図〜第７図である。なお、こ
れら図に関しては、第３図の説明から容易に類推できる
ものであるから、あえて説明を割愛する。
このようにこの発明によれば、ＰＡＬ方式のデジタルテ
レビジョン受像機において、くシ形フィルタによるＹ／
Ｃ分離を行う場合、２Ｈ遅延線用のメモリ容量を従来必
要であった容量（１８１６０ビツト）の半分の容量（９
０８０ピツト）で実現できる。したがって、この発明に
よれば、従来回路より少ないハードウェアでＹ信号とＣ
信号間のクロストークを低減でき、高解像度の画面を得
ることができる。
レビジョン受像機において、くシ形フィルタによるＹ／
Ｃ分離を行う場合、２Ｈ遅延線用のメモリ容量を従来必
要であった容量（１８１６０ビツト）の半分の容量（９
０８０ピツト）で実現できる。したがって、この発明に
よれば、従来回路より少ないハードウェアでＹ信号とＣ
信号間のクロストークを低減でき、高解像度の画面を得
ることができる。
第１図はこの発明の一実施例の構成を示す回路図、第２
図及び第３図は第１図の動作を説明するだめの図、第４
図乃至第７図はそれぞれこの発明の異なる実施例を説明
するための図である。 １２・・・ψ変換器、１３・・・ＢＰＦ、１４．２１゜
２３・・・ラッチ回路、１６．１７・・・メモリ、１８
゜２０．２２．２７・・・減算器、１９・・・減衰器、
２４・・・セレクタ、２８・・パ遅延補正回路。
図及び第３図は第１図の動作を説明するだめの図、第４
図乃至第７図はそれぞれこの発明の異なる実施例を説明
するための図である。 １２・・・ψ変換器、１３・・・ＢＰＦ、１４．２１゜
２３・・・ラッチ回路、１６．１７・・・メモリ、１８
゜２０．２２．２７・・・減算器、１９・・・減衰器、
２４・・・セレクタ、２８・・パ遅延補正回路。
Claims (1)
- 【特許請求の範囲】 ＰＡＬ方式のアナログビデオ信号をこれに含まれる色度
信号の±Ｕ位相及び±Ｖ位相に同期してサンプリングし
、このサンプリング値をデジタル化することにより、デ
ジタルビデオ信号を得るアナログ／デジタル変換手段と
、 上記デジタルビデオ信号から上記色度信号の周波数をも
つ信号成分を抽出するフィルタ手段と、 このフィルタ手段の出力を上記±Ｕ位相及び±Ｖ位相の
どちらか一方の位相に同期した第１のラッチ信号により
ラッチする第１のラッチ手段と、 上記第１のラッチ手段の出力を上記一方の位相に同期し
て取り込んで遅延することにより、これを１水平走査期
間遅延した第１の遅延信号及び２水平走査期間遅延した
第２の遅延信号を得る遅延手段と、 上記第１のラッチ手段の出力と上記第２の遅延信号を合
成することにより上記一方の位相の信号を得る第１の信
号合成手段と、 この第１の信号合成手段の出力と上記第１の遅延信号を
合成し、水平高域成分を有する輝度信号成分を得る第２
の信号合成手段と、 上記フィルタ手段の出力を上記第１のラッチ信号の位相
とは異なる他方の位相に同期した第２のラッチ信号によ
りラッチする第２のラッチ手段と、 この第２のラッチ手段の出力と上記第２の信号合成手段
の出力を合成し、上記他方の位相信号を得る第３の信号
合成手段と、 上記第１の信号合成手段の出力と上記第２の信号合成手
段の出力を上記±Ｕ位相及び±Ｖ位相に同期して交互に
選択し、上記色度信号を得る選択手段と、 この選択手段の出力と上記アナログ／デジタル変換手段
の出力を合成し輝度信号を得る第４の信号合成手段とを
具備したＰＡＬ方式の輝度信号／色度信号分離回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21451785A JPS6276888A (ja) | 1985-09-30 | 1985-09-30 | Ｐａｌ方式の輝度信号／色度信号分離回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21451785A JPS6276888A (ja) | 1985-09-30 | 1985-09-30 | Ｐａｌ方式の輝度信号／色度信号分離回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6276888A true JPS6276888A (ja) | 1987-04-08 |
Family
ID=16657029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21451785A Pending JPS6276888A (ja) | 1985-09-30 | 1985-09-30 | Ｐａｌ方式の輝度信号／色度信号分離回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6276888A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03123290A (ja) * | 1989-10-06 | 1991-05-27 | Nec Home Electron Ltd | Ｙ／ｃ分離回路 |
| US8596863B2 (en) | 2009-01-08 | 2013-12-03 | Johnson Outdoors Inc. | Temperature indicating insulating sleeve for a cooking vessel |
-
1985
- 1985-09-30 JP JP21451785A patent/JPS6276888A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03123290A (ja) * | 1989-10-06 | 1991-05-27 | Nec Home Electron Ltd | Ｙ／ｃ分離回路 |
| US8596863B2 (en) | 2009-01-08 | 2013-12-03 | Johnson Outdoors Inc. | Temperature indicating insulating sleeve for a cooking vessel |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0117128A2 (en) | Multiplexed analog-to-digital converter | |
| JPH05115072A (ja) | 相関適応型輝度及び色信号分離回路 | |
| JPH07240938A (ja) | Ｙ／ｃ分離装置 | |
| KR930000484B1 (ko) | 디지틀 영상신호 처리장치 | |
| US5523797A (en) | Luminance signal and color signal separating circuit | |
| JP3426090B2 (ja) | 画像情報処理装置 | |
| JPH0360233B2 (ja) | ||
| JP3052582B2 (ja) | 輝度信号／色信号分離回路とテレビジョン受像機または映像信号記録再生装置 | |
| JPS6019365A (ja) | 垂直輪郭回路 | |
| JPH0360235B2 (ja) | ||
| JP3382453B2 (ja) | 映像信号処理装置 | |
| JP2687444B2 (ja) | レート変換装置 | |
| JPH062382Y2 (ja) | 適応型輪郭強調ｙ／ｃ分離回路 | |
| KR920010039B1 (ko) | 칼라신호 복조회로 | |
| JP2644510B2 (ja) | カラービデオ信号伝送装置 | |
| CN101223697A (zh) | 具有采样装置的信号处理器和折叠补偿器 | |
| JPH0623108Y2 (ja) | デイジタル色復調装置 | |
| JP3573025B2 (ja) | Ｙｃ分離回路 | |
| JP3067036B2 (ja) | サンプリングレート変換回路 | |
| JPS646612Y2 (ja) | ||
| JPS6019366A (ja) | 水平輪郭回路 | |
| JPH0213088A (ja) | 複合映像信号のｙ／ｃ分離装置 | |
| JPS60167589A (ja) | デジタルテレビジヨン回路 | |
| JPH0281596A (ja) | 映像信号処理装置 | |
| JPH0496595A (ja) | 映像信号処理回路 |