JPS6276964A - Ｃｃｄラインセンサの信号処理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の技術分野） 本発明は、ＣＣＤラインセンサから並列的に出力される
奇数画素信号と偶数画素信号を混合して合成画素信号を
１ｑるようにしたＣＣＤラインセンサの信号処理回路に
関する。

（発明の背景） 従来、２次元画像情報等の検出処理に用いられるＣＣＤ
ラインセンサにあっては、センサチップの構造上、奇数
画素と偶数画素に分けて画素信号を出力するように構成
しており、センサチップ自体で奇数及び偶数の画素信号
を合成して出力するものもあるが、その多くはセンサチ
ップから並列的に奇数画素信号と偶数画素信号が出力さ
れる。

このとき、両信号の有効成分は時間的に交互に出カされ
るようになっている。

このためセンサチップから奇数画素信号と偶数画素信号
を並列出力するＣＣＤラインセンサにあっては、外部回
路として奇数画素信号と偶数画素信号を混合して合成画
素信号を得る信号処理回路を必要とする。

この合成画素信号を得るため従来の信号処理回路として
は、ＣＣＤラインセンサから交互に出力される奇数画素
信号の有効成分と偶数画素信号の有効成分のそれぞれを
サンプルホールドした後に加算平均して合成画素信号を
得るようにしている。

その詳細は第３図に示すように、例えばＣＣＤラインセ
ンサに同図（ａ　）のような光強度の入力がめったとき
、ＣＣＤラインセンサからは同図（ｂ）の斜線部で示す
奇数画素信号の有効成分および同図（Ｃ）の斜線部で示
す偶数画素信号の有効成分か交互に出力される。そこで
、両画素信号を合成するため、まず矢印で示すタイミン
グでサンプルホールドして同図（ｄ＞及び（ｅ）に示す
サンプルホールド信号を求め、続いてサンプルホールド
した両信号の加算平均により同図（ｆ＞に示す合成画素
信号を得るようにしている。

（発明が解決しようとする問題点） しかしなから、このようにＣＣＤラインセンサから交互
に出力される奇数及び偶数画素信号有効成分をサンプル
ホールドした後に加算平均をとって合成画素信号を出力
する信号処理回路にｄうっては、合成画素信号が第３図
（ｆ）に示したように、隣接画素の平均値を表わす信号
となってしまい（正しいい信号を点線で示す）、ＣＣＤ
ラインセンサに入射した光強度に応じた信号情報を正確
に表わしているとはいえず、特に解像度を大きく劣化さ
せるという問題があった。

そこでＣＣＤラインセンサの信号情報を正確に表わす合
成画素信号を得るためには、両信号の加算平均によらず
、第４図の信号波形図に示すように、同図（ａ）の光強
度の入力を受けたＣＣＤラインセンサから交互に出力さ
れた同図（ｂ）（ｃ）斜線部の奇数及び偶数画素信号有
効成分につき、矢印で示すタイミングで交互にサンプル
ホールドして合成することで、例えば同図（ｆ　）に示
すＣＣＤラインセンサでの光強度を正確に表わして合成
画素信号を得ることか考えられる。

しかし、このような合成画素信号の処理方式にあっても
、次の問題があった。

第１に、ＣＣＤラインセンサにおける受光画素の構造上
のパラ付きから奇数画素信号と偶数画素信号の光強度に
対する信号変換能率、即ち、検出感度が一致していない
ことが普通であり、このように検出感度が異なると第４
図（ｄ＞に示すように、同じ光強度であっても合成画素
信号の信号レベルに変動が現われ、ＣＣＤＣＣラインセ
ンサ射した光強度を正確に表わすことができない。

第２に、検出感度と同様な理由でＣＣＤランセンサから
出力される奇数及び偶数画素信号のＤＣ電圧レベルか一
致していないことが普通であり、更にＤＣ電圧レベルは
経時変化（ドリフト）を起すので、たとえ検出感度が一
致していたとしても、ＤＣ電圧レベルが一致していない
ときには、第４図（ｅ）に示ずように、合成画素信号の
ＤＣ電圧レベルにレベル変動（凹凸変動）が避けられず
、第３図（ｆ）に示すようなＣＣＤラインセンサの信号
情報を正確に表わした合成画素信号を１ｑることが困難
であった。

（発明の目的） 本発明は、このような従来の問題点に鑑みてなされたも
ので、ＣＣＤラインセンサから出力される奇数画素信号
及び偶数画素信号の検出感度やＤＣ電圧レベルの変動や
レベル差に影響されることなくＣＣＤラインセンサに入
射した光強度に応じた正確な信号情報となる合成画素信
号か得られるようにしたＣＣＤラインセンサの信号処理
回路を提供することを目的とする。

（発明の概要） この目的を達成するため本発明におっては、まずＣＣＤ
ラインセンサから並列的に出力される奇数画素信号と偶
数画素信号のそれぞれにつぎ独立に感度調整を施して検
出感度を一致させ、更に、感度調整が済んだ奇数及び偶
数画素信号のそれぞれにつき、最終的に出力される合成
画素信号のＤＣ電圧レベルを予め定めた基準レベルにク
ランプさせるように独立に直流バイアス電圧を負帰還制
御してＤＣ電圧レベの変動及びレベル差を抑え、この感
度及びＤＣ電圧レベルの調整が済んだ両信号を各信号成
分を損わないように混合してＣＣＤラインセンサに入射
する光強度を忠実に再現した合成画素信号を得るように
したものでおる。勿論、ＤＣレベル差を先におさえ、そ
の後に感度を一致させるように調整してから両信号成分
を混合することも可能でおる。

（実施例） 第１図は本発明の一実施例を示した回路ブロック図で必
る。

まず構成を説明すると、１はＣＣＤラインセンサであり
、直線配列された複数の受光画素と、奇数画素に蓄積さ
れた電荷が転送される奇数転送レジスタ１６と、偶数画
素に蓄積された電荷が転送される偶数転送レジスタ１ｅ
とを含み、該両レジスタから奇数画素出力１ａと偶数画
素出力１ｂとを出すようにしている。ＣＣＤラインセン
サ１の奇数及び偶数画素出力１ａ、１ｂのそれぞれは、
独立に設けられた感度調整回路２ａ、２ｂに与えられる
。感度調整回路２ａ、２ｂには、トランジスタＱ２ａ　
、Ｑ２ｂと可変抵抗ＶＲか組み込まれてエミッタホロワ
回路となっており、ＣＣＤラインセンサ１の構造に起因
して奇数画素出力１ａと偶数画素出力１ｂにおける検出
感度が予め定まっていることから、初期の調整段階で可
変抵抗ＶＲにより両方の画素出力１ａ、、１ｂの感度を
一致するように調整しておく。

感度調整回路２ａ、２ｂの各出力は抵抗Ｒ１ａ及びＲｌ
ｂを介してバッファアンプ５ａ　、５ｂに与えられる。

このバッフ７アンプ５ａ、５ｂの入力段には、抵抗Ｒ２
ａ、Ｒ２ｂのそれぞれを介して直流電圧レベルを制御す
るための直流バイアス電圧が加えられており、この直流
バイアス電圧は最終的な合成画素信号を入力した比較器
１１ａ。

１１ｂ、比較出力を黒基準信号（後述）が１ｑられるタ
イミングでラッチするラッチ回路１０ａ、１ｏｂ及びラ
ッチ出力を積分して直流バイアス電圧を作り出す積分回
路９ａ、９ｂで成る負帰還制御回路で制御される。

この点線で囲まれた画素出力のＤＣ電圧レベルを制御す
るための回路を奇数画素出力１ａ側を例にとって詳細に
説明すると、まずコンパレータ１１ａには最終出力とな
る合成画素信号のＤＣ電圧レベルを決める基準電圧ｒｅ
ｆが設定されており、コンパレータは入力電圧としての
黒基準信号が基準電圧Ｖｒｅｆ以上のときＨレベル出力
を生じ、また入力電圧が基準電圧Ｖ　ｒｅｆを下回ると
Ｌレベル出力を生ずる。コンパレータ１１ａの比較出力
を受けたラッチ回路１０ａは奇数画素クランプパルスＣ
Ｐ１を受けて、比較出力のラッチ動作を行なう。このラ
ッチ動作のための奇数画素クランプパルスＣＰ１はＣＣ
Ｄラインセンサ１を駆動する図示しないＣＣＤドライブ
回路で得られる。ところで、該ドライブ回路からＣＣＤ
ラインセンサ１へは、画素信号取込指令パルスと転送り
ロックとが供給される。取込指令パルスか供給されると
、奇数、偶数の両受光画素から奇数、偶数の両転送レジ
スタにそれぞれ蓄積電荷が取り込まれる。転送りロック
は連続的に供給されており、取り込みパルスの供給によ
って受光画素から両転送レジスタに電荷が取り込まれて
いれば、それが奇数、偶数の画素信号として読出される
し、その読出し後、取込パルスの供給がないために、両
転送レジスタに受光画素からの電荷がなければ、受光画
素へ光の入射が無かった時の信号レベルに相当する黒基
準信号が続出される。更に該ドライブ回路からは、後述
するサンプルホールド回路８ヘサンプルパルスが供給さ
れる。このサンプルパルスにより、サンプルホールド回
路８は、奇数、偶数の両画素信号の合成信号を各画素毎
にサンプルホールドする。

サンプルパルスは、合成信号の最終画素に対応する電荷
を読出した後もサンプルパルスの供給が継続される。そ
のためサンプルホールド回路８からは、奇数、偶数の受
光画素に蓄積された電荷によって形成される合成画素信
号に続いて、上記黒基準信号が出力される。

そして上記奇数画素クランプパルスＣＰ１は、ＣＣＤラ
インセンサ１の奇数転送レジスタからの黒基準信号をサ
ンプルホールドするためのサンプルパルスに全く同期し
て発生される。

奇数画素クランプパルスＣＰＩが１ｑられる毎に、ラッ
チ回路１０ａでラッチされたコンパレータ１１ａの比較
出力（黒基準信号と参照電圧との比較結果）は積分回路
９ａに入力され、積分コンデンサＣ９の充放電によって
バッフ１アンプ５ａの入力段に対する直流バイアス電圧
の制御を行なう。

例えば、黒基準信号の電圧レベルがコンパレータ１１ａ
の基準電圧Ｖ　ｒｅｆ以上となってラッチ回路１０ａが
Ｈレベルとなるラッチ出力を生じたときには、積分回路
９ａはバッファアンプ５ａの入力段に対する直流バイア
ス電圧を下げるように積分出力を生じ、一方、黒基準信
号の電圧レベルが基準電圧Ｖ　ｒｅｆより下がってラッ
チ回路１０ａがＬレベルとなるラッチ出力を生じたきに
は、バッファアンプ５ａの入力段に対する直流バイアス
電圧を上げるように積分回路９ａが積分出力を生じ、こ
の直流バイアス電圧の負帰還制０ｖにより最終的に出力
される合成画素信号は、コンパレータ１１ａに対する基
準電圧ｙｒｅｒで定まるＤＣ電圧レベルにクランプされ
ることになる。

このような画素出力のＤＣ電圧レベルの負帰還制御は、
偶数画素出力１ｂ側についてもコンパレータ１１ｂ、ラ
ッチ回路１０ｂ及び積分９ｂによって同様に行なわれ、
ラッチ回路１０ｂのラッチ動作を行なうためのクランプ
パルスが、ＣＣＤラインセンサ１の偶数転送レジスタか
らの黒基準信号をサンプルホールドするためのサンプル
パルスと同一のクランプパルスＣＰ２による点か奇数画
素出力側と異なる。

ＤＣ電圧レベルを一定電圧にクランプする制御を受けた
バッファアンプ５ａ、５ｂの出力はミックス回路６に与
えられ、両信号の混合が行なわれる。このミックス回路
６にはｉ〜ランジスタＱ６ａとＱ６ｂのエミッタを共通
に接地接続してエミッタホロワを構成した混合回路が設
けられ、バッファアンプ５ａ　、５ｂからの奇数及び偶
数画素信号を、その信号有効成分を損わないように混合
して合成画素信号を出力する。ミックス回路６で混合さ
れた合成画素信号はアンプ７で規定の信号レベルに増幅
され、ＣＯＤドライブ回路で作られるサンプルパルスに
よりサンプルホールド回路８でサンプルホールドされた
後に最終的な合成画素信号として出力するようにしてお
り、且つＤＣ電圧レベルを制御するためにコンパレータ
１１ａ、１１ｂのそれぞれに帰還入力させている。

次に第１図の実施例の動作を説明する。

まず初ＷＪ調整時において、感度調整回路２ａ。

２ｂに設けた可変抵抗ＶＲによりＣＣＤラインセンサ１
からの奇数画素出力１ａと偶数画素出力１ｂに付き検出
感度を一致させるように利得調整を予め行なってあく。

このため通常の使用状態にあっては、感度調整回路２ａ
、２ｂのそれぞれより感度がマツチングされた奇数画素
出力と偶数画素出力が交互に得られるようになる。

一方、感度調整が終了した後の通常の使用状態にあって
は、バッファアンプ５ａ、５ｂの入力段に対し最終的な
受光画素信号におけるＤＣ電圧レベルをコンパレータ１
１ａ、ｌｌｂに設定した基準電圧Ｖｒｅｆに一致させる
ような直流バイアス電圧が奇数画素及び偶数画素のクラ
ンプパルスＣＰ１、ＣＦ２によるラッチ回路１０ａ、１
０ｂのラッチ出力（比較出力）に基づいた積分回路９ａ
。

９ｂの積分動作により与えられており、感度調整回路２
ａ、２ｂから出力される画素信号のＤＣ電圧レベルにレ
ベル差をもっていても、直流バイアス電圧の負帰還制御
によってサンプルホールド回路８より出力される最終的
な合成画素信号のＤＣ電圧レベルは、基準電圧Ｖ　ｒｅ
ｆで定まるＤ電圧レベルにクランプされ、合成画素信号
にＤＣ電圧レベルのレベル差やレベル変動が現われるこ
とはない。

この点は経時変化（ドリフト）によるＤＣ電圧レベルの
変動に対しても同様であり、奇数及び偶数画素出力１ａ
、１ｂのＤＣ電圧レベルのレベル差や、ドリフ１〜によ
る変動で合成画素信号が影響を受けることはない。

第２図は本発明の他の実施例を示した回路ブロツク図で
あり、感度調整及びＤＣ電圧の制御が施された奇数画素
及び偶数画素信号の合成に付きサンプリング合成を行な
うようにしたことを特徴とする。

即ち、バッファアンプ５ａ、５ｂからの奇数及び偶数画
素信号は、サンプルホールド回路８ａに与えられ、サン
プルホールド回路８ａには奇数画素サンプルパルスＳａ
でスイッチング制御されるＦＥＴスイッチＱ８ａと、偶
数画素サンプルパルスｓｂでスイッチング制御されるＦ
ＥＴスイッチＱ８ｂが設けられ、バッファアンプ５ａ、
５ｂから１ｑられる奇数画素信号と偶数画素信号をＦＥ
ＴスイッチＱ８ａ　、Ｑ８ｂの制御で交互にサンプリン
グしてコンデンサＣ８にホールドし、合成画素信号をア
ンプ７を介して出力するようにしている。

尚、他の構成及び動作は第１図の実施例と同じでおるこ
とから、同一番号を付してその説明は省略する。

（発明の効果） 以上説明してきたように本発明によれば、ＣＣＤライン
センサから出力される奇数画素信号と偶数画素信号を混
合して合成画素信号を得る際にＣＣＤラインセンサにお
ける奇数画素と偶数画素信号の感度の相違及びＤＣ電圧
レベルのレベル差や経時変化による変動を補償すること
ができるため、最初に感度調整を行なっておくだけで、
感度差やＤＣレベルのレベル差の影響を受けることのな
い安定した合成画素信号を得ることができ、ＣＣＤライ
ンセンサに入射する光強度に応じた情報信号を忠実に再
現した合成画素信号を１ｑることかできる。

更にＣＣＤラインセンサの情報信号を正確に再現した合
成画素信号が１ｑられることから、ＣＣＤラインセンサ
における受光画素のピッチにより制限される空間周波数
以内の画像情報を損うことなく、且つ変質させることな
く合成画素信号に変換して出力することができるので、
精密な画像信号の入力が要求される場合に特に有効であ
る。

【図面の簡単な説明】

第１図は本発明の一実施例を示した回路ブロック図、第
２図は本発明の他の実施例を示した回路ブロック図、第
３，４図は従来の信号処理を示した信号波形図である。 １：ＣＣＤラインセンサ １ａ：奇数画素出力 １ｂ：偶数画素出力 ２ａ、２ｂ：感度調整回路 ５ａ、５ｂ：バッフ７アンプ ６：ミックス回路 ７：アンプ ８．８ａ：サンプルホールド回路 ９ａ、９ｂ：積分回路 １０ａ、１０ｂ：ラッチ回路

Claims (2)

【特許請求の範囲】
1. （１）ＣＣＤラインセンサから並列的に出力される奇数
   画素信号と偶数画素信号を混合して合成画素信号を出力
   するＣＣＤラインセンサの信号処理回路に於いて、 前記ＣＣＤラインセンサから並列出力された奇数画素信
   号と偶数画素信号のそれぞれを同一感度となるように個
   別に調整する感度調整手段と、奇数画素信号と偶数画素
   信号のそれぞれにつき、両信号の直流レベルを一致させ
   るように個別に制御する直流レベル制御手段と、 該直流レベル制御手段から得られた奇数画素信号と偶数
   画素信号を混合して合成信号を出力する合成信号出力手
   段とを備えたことを特徴とするＣＣＤラインセンサの信
   号処理回路。
2. （２）前記直流レベル制御手段は、前記合成画素信号の
   直流レベルと予め設定した基準レベルとを比較し、該比
   較レベル差をなくすように前記感度調整手段から得られ
   た奇数画素信号及び偶数画素信号の直流バイアスレベル
   を制御する負帰還制御ループを備えたことを特徴とする
   特許請求の範囲第１項記載のＣＣＤラインセンサの信号
   処理回路。