JPS627775B2 - - Google Patents
Info
- Publication number
- JPS627775B2 JPS627775B2 JP1994381A JP1994381A JPS627775B2 JP S627775 B2 JPS627775 B2 JP S627775B2 JP 1994381 A JP1994381 A JP 1994381A JP 1994381 A JP1994381 A JP 1994381A JP S627775 B2 JPS627775 B2 JP S627775B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- transistor
- circuit
- switch element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
- H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
- H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
- H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33561—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having more than one ouput with independent control
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】
本発明は、疑似負荷を有するDC―DCコンバー
タ、特に２つの出力を有するDC―DCコンバータ
において、各出力に接続された負荷の値に関係な
く安定な出力を得ると共に電力損を減小した疑似
負荷を有するDC―DCコンバータに関するもので
ある。
タ、特に２つの出力を有するDC―DCコンバータ
において、各出力に接続された負荷の値に関係な
く安定な出力を得ると共に電力損を減小した疑似
負荷を有するDC―DCコンバータに関するもので
ある。
DC―DCコンバータを構成する変成器に２つの
出力巻線を設け、各出力巻線に発生するパルス電
圧を整流・平滑して２つの直流出力を得て、かつ
１つの直流出力電圧を安定化するため該DC―DC
コンバータを構成するスイツチ素子の開閉比を制
御し、他の直流出力電圧を安定化するために直列
制御安定化回路を設けることにより、２つの安定
な直流電圧を得る構成は従来から用いられてき
た。第１図はこの種の回路に疑似負荷を設けた構
成の一例であり、１は直流電源、２は変成器、３
はスイツチ素子、４，５，１５，１６は整流器、
６，１７は塞流線輪、７，１８はコンデサ、８，
９は第１の出力端子、１０，２４は出力負荷、１
１は制御回路、１２，２０は基準電圧源、１３，
２１は誤差増幅器、１４は開閉制御回路、１９は
電圧降下素子、２２，２３は第２の出力端子、２
５は抵抗である。
出力巻線を設け、各出力巻線に発生するパルス電
圧を整流・平滑して２つの直流出力を得て、かつ
１つの直流出力電圧を安定化するため該DC―DC
コンバータを構成するスイツチ素子の開閉比を制
御し、他の直流出力電圧を安定化するために直列
制御安定化回路を設けることにより、２つの安定
な直流電圧を得る構成は従来から用いられてき
た。第１図はこの種の回路に疑似負荷を設けた構
成の一例であり、１は直流電源、２は変成器、３
はスイツチ素子、４，５，１５，１６は整流器、
６，１７は塞流線輪、７，１８はコンデサ、８，
９は第１の出力端子、１０，２４は出力負荷、１
１は制御回路、１２，２０は基準電圧源、１３，
２１は誤差増幅器、１４は開閉制御回路、１９は
電圧降下素子、２２，２３は第２の出力端子、２
５は抵抗である。
直流電源１と変成器２の第１の巻線n1とトラン
ジスタを用いたスイツチ素子３とが直列に接続さ
れ、スイツチ素子３の開閉により生ずるパルス電
圧が変成器２の第１の巻線n1に印加され、変成器
２の第２の巻線n2に誘起したパルス電圧を整流器
４，５で整流し、塞流線輪６とコンデンサ７とで
構成される平滑回路で平滑し、第１の出力端子
８，９間に第１の直流出力を得て出力負荷１０に
供給し、第１の出力端子８，９間の直流電圧と制
御回路１１における基準電圧源１２の電圧との差
を誤差増幅器１３で増幅し、誤差増幅器１３の出
力に応じて出力開閉比を可変する開閉制御回路１
４の出力をスイツチ素子３の制御端子すなわちベ
ース電極に印加することにより、第１の出力端子
８，９間の電圧を基準電圧源１２の電圧と一致す
るようにスイツチ素子３の開閉比を制御するよう
構成されている。そして更に第２の出力を得るた
め変成器２の第３の巻線n3に誘起したパルス電圧
を整流器１５，１６で整流し、塞流線輪１７とコ
ンデンサ１８とで構成される平滑回路で平滑し、
コンデンサ１８の端子間に他の直流電圧を得て、
上記他の直流電圧を安定化するため第２の出力端
子２２との間にトランジスタを用いた電圧降下素
子１９を接続し、第２の出力端子２２，２３間の
電圧と基準電圧源２０の電圧との差を誤差増幅器
２１で増幅して電圧降下素子１９の制御端子すな
わちベース電極に印加することにより第２の出力
端子２２，２３間の電圧を基準電圧源２０の電圧
と等しくなるように電圧降下素子１９の端子間す
なわちコレクタ・エミツタ電極間電圧を制御し、
出力負荷２４に安定な直流電圧が供給されるよう
構成される。
ジスタを用いたスイツチ素子３とが直列に接続さ
れ、スイツチ素子３の開閉により生ずるパルス電
圧が変成器２の第１の巻線n1に印加され、変成器
２の第２の巻線n2に誘起したパルス電圧を整流器
４，５で整流し、塞流線輪６とコンデンサ７とで
構成される平滑回路で平滑し、第１の出力端子
８，９間に第１の直流出力を得て出力負荷１０に
供給し、第１の出力端子８，９間の直流電圧と制
御回路１１における基準電圧源１２の電圧との差
を誤差増幅器１３で増幅し、誤差増幅器１３の出
力に応じて出力開閉比を可変する開閉制御回路１
４の出力をスイツチ素子３の制御端子すなわちベ
ース電極に印加することにより、第１の出力端子
８，９間の電圧を基準電圧源１２の電圧と一致す
るようにスイツチ素子３の開閉比を制御するよう
構成されている。そして更に第２の出力を得るた
め変成器２の第３の巻線n3に誘起したパルス電圧
を整流器１５，１６で整流し、塞流線輪１７とコ
ンデンサ１８とで構成される平滑回路で平滑し、
コンデンサ１８の端子間に他の直流電圧を得て、
上記他の直流電圧を安定化するため第２の出力端
子２２との間にトランジスタを用いた電圧降下素
子１９を接続し、第２の出力端子２２，２３間の
電圧と基準電圧源２０の電圧との差を誤差増幅器
２１で増幅して電圧降下素子１９の制御端子すな
わちベース電極に印加することにより第２の出力
端子２２，２３間の電圧を基準電圧源２０の電圧
と等しくなるように電圧降下素子１９の端子間す
なわちコレクタ・エミツタ電極間電圧を制御し、
出力負荷２４に安定な直流電圧が供給されるよう
構成される。
第１図に示す回路は第１の出力端子９と第２の
出力端子２２を接続してこれを地気として、第１
の出力端子８には正極性の安定な直流電圧が供給
され、第２の出力端子２３には負極性の安定な直
流電圧が供給される。
出力端子２２を接続してこれを地気として、第１
の出力端子８には正極性の安定な直流電圧が供給
され、第２の出力端子２３には負極性の安定な直
流電圧が供給される。
第２図は第１図の動作を示す特性であり、横軸
は出力負荷に流れる出力電流I1を示し、縦軸はス
イツチ素子３の開閉比Ｄと第１の出力端子８，９
間の電圧V1とコンデンサ１８の端子間電圧V2′と
第２の出力端子２２，２３間の電圧V2とを示し
ている。出力電流I1が大きい状態では、スイツチ
素子３が導通している期間に整流器４を通して塞
流線輪６に励磁電流が蓄積し、スイツチ素子３の
遮断により塞流線輪６に蓄積された励磁電流は整
流器５に転流して流れ続け再びスイツチ素子３が
導通することとなり、上記励磁電流が整流器５を
通してコンデンサ７と出力負荷１０に完全に放出
されることはない。このため、出力電流I1を次第
に減小しても主スイツチの開閉比Ｄは近似的に変
成器２の第２の巻線n2に誘起するパルス電圧波高
値と第１の出力端子８，９間の電圧の比となりほ
ぼ一定値を保つ。出力電流I1が零に近ずくと第１
の出力電圧V1を一定に保つように制御回路１１
はスイツチ素子３の開閉比Ｄを零に近ずけるよう
に制御する。この開閉比Ｄが変化する状態と前記
の開閉比Ｄがほぼ一定値である状態の境界（第２
図における出力電流I1がＩc）はスイツチ素子３
が遮断から導通に変る時刻に前記塞流線輪６の励
磁電流の放出が完了した場合となる。第１の出力
電流I1がＩc以上の場合にはコンデンサ１８の端
子間電圧V2′は電圧降下素子１９が十分に動作し
得る程大きい値となるが、第１の出力電流I1がＩ
c以下になると前記の通りスイツチ素子３の開閉
比Ｄが小さくなるため出力負荷２４に所望の電流
を供給するとコンデンサ１８の端子間電圧V2′は
低下してしまう。この時電圧降下素子１９の入力
端（コレクタ電極）の電位が基準電圧源２０の電
位より下つてしまうため第２の出力端子２２，２
３間の電圧V2を所定の一定値に保つことはでき
ず電圧V2は低下する。出力負荷１０および２４
のあらゆる状態に拘らず第１の出力端子８，９間
の電圧V1と第２の出力端子２２，２３間の電圧
V2とを一定に保つために、通常見かけ上第１の
出力端子８，９から出力電流Ｉc以上の電流を流
すのと等価な疑似負荷となる抵抗２５がコンデン
サ７と並列接続される。しかし、抵抗Ｒは常に電
流Ｉc以上の電流を消費するため、電力損失の増
加と共にスイツチ素子３および整流器４，５に対
し大きな電流が流せるものが要求される。
は出力負荷に流れる出力電流I1を示し、縦軸はス
イツチ素子３の開閉比Ｄと第１の出力端子８，９
間の電圧V1とコンデンサ１８の端子間電圧V2′と
第２の出力端子２２，２３間の電圧V2とを示し
ている。出力電流I1が大きい状態では、スイツチ
素子３が導通している期間に整流器４を通して塞
流線輪６に励磁電流が蓄積し、スイツチ素子３の
遮断により塞流線輪６に蓄積された励磁電流は整
流器５に転流して流れ続け再びスイツチ素子３が
導通することとなり、上記励磁電流が整流器５を
通してコンデンサ７と出力負荷１０に完全に放出
されることはない。このため、出力電流I1を次第
に減小しても主スイツチの開閉比Ｄは近似的に変
成器２の第２の巻線n2に誘起するパルス電圧波高
値と第１の出力端子８，９間の電圧の比となりほ
ぼ一定値を保つ。出力電流I1が零に近ずくと第１
の出力電圧V1を一定に保つように制御回路１１
はスイツチ素子３の開閉比Ｄを零に近ずけるよう
に制御する。この開閉比Ｄが変化する状態と前記
の開閉比Ｄがほぼ一定値である状態の境界（第２
図における出力電流I1がＩc）はスイツチ素子３
が遮断から導通に変る時刻に前記塞流線輪６の励
磁電流の放出が完了した場合となる。第１の出力
電流I1がＩc以上の場合にはコンデンサ１８の端
子間電圧V2′は電圧降下素子１９が十分に動作し
得る程大きい値となるが、第１の出力電流I1がＩ
c以下になると前記の通りスイツチ素子３の開閉
比Ｄが小さくなるため出力負荷２４に所望の電流
を供給するとコンデンサ１８の端子間電圧V2′は
低下してしまう。この時電圧降下素子１９の入力
端（コレクタ電極）の電位が基準電圧源２０の電
位より下つてしまうため第２の出力端子２２，２
３間の電圧V2を所定の一定値に保つことはでき
ず電圧V2は低下する。出力負荷１０および２４
のあらゆる状態に拘らず第１の出力端子８，９間
の電圧V1と第２の出力端子２２，２３間の電圧
V2とを一定に保つために、通常見かけ上第１の
出力端子８，９から出力電流Ｉc以上の電流を流
すのと等価な疑似負荷となる抵抗２５がコンデン
サ７と並列接続される。しかし、抵抗Ｒは常に電
流Ｉc以上の電流を消費するため、電力損失の増
加と共にスイツチ素子３および整流器４，５に対
し大きな電流が流せるものが要求される。
本発明は、これらの欠点を解決するため、出力
負荷１０に供給する電流が減小した場合のみ疑似
負荷に電流を流すことにより電力損失を減小させ
たものであり、以下図面について詳細に説明す
る。
負荷１０に供給する電流が減小した場合のみ疑似
負荷に電流を流すことにより電力損失を減小させ
たものであり、以下図面について詳細に説明す
る。
第３図は本発明による疑似負荷を有するDC―
DCコンバータの一実施例であり、３０は疑似負
荷回路、３１は抵抗、３２はトランジスタ、３３
は基準電圧源、３４は電圧比較器であり、第１の
出力端子８，９間に抵抗３１とトランジスタ３２
とが直列に接続され、電圧比較器３４は第１の出
力端子９または第２の出力端子２２の電位に対し
て基準電圧源３３の電圧と第２の出力を安定化す
るための電圧降下素子１９の入力端（コレクタ電
極）の電圧とを比較して、基準電圧源３３の電圧
に対して電圧降下素子１９の入力端の電圧が小さ
ければ電圧比較器３４の出力が高電位となりトラ
ンジスタ３２を導通させるように接続されてい
る。ここで基準電圧源３３の電圧を電圧降下素子
１９が正常に動作し得る入出力間電圧すなわちコ
レクタ・エミツタ間電圧以上に選定しておけば、
出力負荷１０に流れる電流が減小して制御回路１
１を通してスイツチ素子３の開閉比Ｄが減小して
コンデンサ１８の端子間電圧が低下した場合に、
電圧降下素子１９の入出力間電圧が基準電圧源３
３の電圧以下に低下すると、電圧比較器３４を通
してトランジスタ３２を導通させ疑似負荷電流を
流し、制御回路１１を通してスイツチ素子３の開
閉比Ｄが一定値以下に低下しない動作をおこなう
から、電圧降下素子１９は出力負荷１０のあらゆ
る状態に対して正常に動作し、出力端子２２，２
３間に安定化電圧が得られる。
DCコンバータの一実施例であり、３０は疑似負
荷回路、３１は抵抗、３２はトランジスタ、３３
は基準電圧源、３４は電圧比較器であり、第１の
出力端子８，９間に抵抗３１とトランジスタ３２
とが直列に接続され、電圧比較器３４は第１の出
力端子９または第２の出力端子２２の電位に対し
て基準電圧源３３の電圧と第２の出力を安定化す
るための電圧降下素子１９の入力端（コレクタ電
極）の電圧とを比較して、基準電圧源３３の電圧
に対して電圧降下素子１９の入力端の電圧が小さ
ければ電圧比較器３４の出力が高電位となりトラ
ンジスタ３２を導通させるように接続されてい
る。ここで基準電圧源３３の電圧を電圧降下素子
１９が正常に動作し得る入出力間電圧すなわちコ
レクタ・エミツタ間電圧以上に選定しておけば、
出力負荷１０に流れる電流が減小して制御回路１
１を通してスイツチ素子３の開閉比Ｄが減小して
コンデンサ１８の端子間電圧が低下した場合に、
電圧降下素子１９の入出力間電圧が基準電圧源３
３の電圧以下に低下すると、電圧比較器３４を通
してトランジスタ３２を導通させ疑似負荷電流を
流し、制御回路１１を通してスイツチ素子３の開
閉比Ｄが一定値以下に低下しない動作をおこなう
から、電圧降下素子１９は出力負荷１０のあらゆ
る状態に対して正常に動作し、出力端子２２，２
３間に安定化電圧が得られる。
第４図は疑似負荷回路３０の他の一構成例であ
り、４０はトランジスタ、４１，４２は抵抗であ
る。端子Ａは第１の出力端子８に、端子Ｂは第１
の出力端子９に、端子Ｃは電圧降下素子１９の入
力端に各々接続され、トランジスタ４０のベース
電極は抵抗４１を通して端子Ｃに、トランジスタ
４０のエミツタ電極は端子Ｂに、トランジスタ４
０のコレクタ電極はトランジスタ３２のベース電
極に接続されると共に抵抗４２を通して端子Ａに
接続されている。端子Ｂの電位に対して端子Ｃの
電位がトランジスタ４０を導通させるために必要
なベース・エミツタ間電圧よりも高ければトラン
ジスタ４０が導通し、トランジスタ３２は遮断す
るから疑似負荷電流が流れず、電圧降下素子１９
の入出力間電圧が該ベース・エミツタ間電圧より
低下するとトランジスタ４０が遮断し、トランジ
スタ３２が導通し抵抗３１を通して疑似負荷電流
を流す。この場合第３図に示す基準電圧源３３の
電圧は上記ベース・エミツタ間電圧に該当する。
また抵抗３１は疑似負荷電流を制限する目的で挿
入されるが、当然第２図に示した出力電流Ｉc以
上の電流を流せる値が必要である。
り、４０はトランジスタ、４１，４２は抵抗であ
る。端子Ａは第１の出力端子８に、端子Ｂは第１
の出力端子９に、端子Ｃは電圧降下素子１９の入
力端に各々接続され、トランジスタ４０のベース
電極は抵抗４１を通して端子Ｃに、トランジスタ
４０のエミツタ電極は端子Ｂに、トランジスタ４
０のコレクタ電極はトランジスタ３２のベース電
極に接続されると共に抵抗４２を通して端子Ａに
接続されている。端子Ｂの電位に対して端子Ｃの
電位がトランジスタ４０を導通させるために必要
なベース・エミツタ間電圧よりも高ければトラン
ジスタ４０が導通し、トランジスタ３２は遮断す
るから疑似負荷電流が流れず、電圧降下素子１９
の入出力間電圧が該ベース・エミツタ間電圧より
低下するとトランジスタ４０が遮断し、トランジ
スタ３２が導通し抵抗３１を通して疑似負荷電流
を流す。この場合第３図に示す基準電圧源３３の
電圧は上記ベース・エミツタ間電圧に該当する。
また抵抗３１は疑似負荷電流を制限する目的で挿
入されるが、当然第２図に示した出力電流Ｉc以
上の電流を流せる値が必要である。
第５図は疑似負荷回路３０の更に他の構成例で
あり、５０は抵抗、５１はコンデンサであり、ト
ランジスタ４０のコレクタ電極とトランジスタ３
２のベース電極との間に抵抗５０が接続され、ト
ランジスタ３２のベース電極とコレクタ電極との
間にコンデンサ５１が接続されている。
あり、５０は抵抗、５１はコンデンサであり、ト
ランジスタ４０のコレクタ電極とトランジスタ３
２のベース電極との間に抵抗５０が接続され、ト
ランジスタ３２のベース電極とコレクタ電極との
間にコンデンサ５１が接続されている。
前述した疑似負荷回路の動作のように出力負荷
１０に流れる電流が小さいと抵抗３１とトランジ
スタ３２を通して疑似負荷電流が流れコンデンサ
１８の端子間電圧を一定値以上に保持する動作
は、制御回路１１を通して第１の出力端子８，９
間の電圧を一定に保つ負帰還制御系の他に、変成
器２の第３の巻線から整流器１５，１６、塞流線
輪１７、コンデンサ１８で構成される整流・平滑
回路、さらに疑似負荷回路を通り制御回路１１に
よりスイツチ素子３の開閉比Ｄを制御する第２の
負帰還制御系を構成している。上記２重の負帰還
制御系で構成される電源回路を安定に動作させる
ためには必要に応じて疑似負荷回路の応答特性を
落す必要が生ずる。第５図はトランジスタ３２に
おいて抵抗５０とコンデンサ５１により公知のミ
ラー積分動作をさせるものであり、その他の動作
は第４図と全く同一で、抵抗５０とコンデンサ５
１の値を適正に選定することにより極めて安定な
動作が得られる。
１０に流れる電流が小さいと抵抗３１とトランジ
スタ３２を通して疑似負荷電流が流れコンデンサ
１８の端子間電圧を一定値以上に保持する動作
は、制御回路１１を通して第１の出力端子８，９
間の電圧を一定に保つ負帰還制御系の他に、変成
器２の第３の巻線から整流器１５，１６、塞流線
輪１７、コンデンサ１８で構成される整流・平滑
回路、さらに疑似負荷回路を通り制御回路１１に
よりスイツチ素子３の開閉比Ｄを制御する第２の
負帰還制御系を構成している。上記２重の負帰還
制御系で構成される電源回路を安定に動作させる
ためには必要に応じて疑似負荷回路の応答特性を
落す必要が生ずる。第５図はトランジスタ３２に
おいて抵抗５０とコンデンサ５１により公知のミ
ラー積分動作をさせるものであり、その他の動作
は第４図と全く同一で、抵抗５０とコンデンサ５
１の値を適正に選定することにより極めて安定な
動作が得られる。
以上説明したように、本発明によれば、第１の
出力電圧を安定化したDC―DCコンバータを構成
する変成器２に第３の巻線を設けて、該第３の巻
線に誘起するパルス電圧を整流・平滑して直列制
御安定化回路を通して第２の安定化した出力電圧
を得る電源回路において、第１の出力端子間に抵
抗３１とトランジスタ３２の直列回路を接続し、
該直列制御安定化回路を構成する電圧降下素子１
９が正常動作をおこなうために必要な電圧降下素
子１９の入出力間電圧以上の電圧を有する基準電
圧源３３を設け、基準電圧源３３の電圧と電圧降
下素子１９の入力端の電圧とを電圧比較器３４で
比較してトランジスタ３２を制御することによ
り、第１の出力端子８，９に接続された出力負荷
１０のあらゆる状態に対して第２の出力端子２
２，２３間に安定な第２の出力電圧を得ることが
でき、さらに抵抗３１とトランジスタ３２とに流
れる疑似負荷電流は電圧降下素子１９の入力端電
圧が所定の値以下に低下しようとする場合のみ、
すなわち出力負荷１０に流れる電流がＩc以下に
低下した場合のみ流れるため従来の疑似負荷を有
するDC―DCコンバータに比べて電力損失を低下
される。更に本発明による疑似負荷を有するDC
―DCコンバータにおいては電圧降下素子１９の
入力端電圧に応じて疑似負荷電流が流れるため、
例えば塞流線輪のインダクタンスが何らかの原因
で変化して第２図に示すＩcの値が変化してもコ
ンデンサ１８の電圧は上記入力端電圧の低下開始
点に自動的に追従する利点がある。一方、第１図
に示した従来の構成においては例えば上記塞流線
輪のインダクタンスの製造偏差または使用中の偏
差等を考慮して余分の疑似負荷電流を流せる抵抗
値が抵抗２５に対して要求されるため、より多く
の電力損失が生ずる。また本発明の場合、より多
くの電力損失が減小すると共にスイツチ素子３、
整流器４，５の電流容量も小さくてよい利点があ
る。
出力電圧を安定化したDC―DCコンバータを構成
する変成器２に第３の巻線を設けて、該第３の巻
線に誘起するパルス電圧を整流・平滑して直列制
御安定化回路を通して第２の安定化した出力電圧
を得る電源回路において、第１の出力端子間に抵
抗３１とトランジスタ３２の直列回路を接続し、
該直列制御安定化回路を構成する電圧降下素子１
９が正常動作をおこなうために必要な電圧降下素
子１９の入出力間電圧以上の電圧を有する基準電
圧源３３を設け、基準電圧源３３の電圧と電圧降
下素子１９の入力端の電圧とを電圧比較器３４で
比較してトランジスタ３２を制御することによ
り、第１の出力端子８，９に接続された出力負荷
１０のあらゆる状態に対して第２の出力端子２
２，２３間に安定な第２の出力電圧を得ることが
でき、さらに抵抗３１とトランジスタ３２とに流
れる疑似負荷電流は電圧降下素子１９の入力端電
圧が所定の値以下に低下しようとする場合のみ、
すなわち出力負荷１０に流れる電流がＩc以下に
低下した場合のみ流れるため従来の疑似負荷を有
するDC―DCコンバータに比べて電力損失を低下
される。更に本発明による疑似負荷を有するDC
―DCコンバータにおいては電圧降下素子１９の
入力端電圧に応じて疑似負荷電流が流れるため、
例えば塞流線輪のインダクタンスが何らかの原因
で変化して第２図に示すＩcの値が変化してもコ
ンデンサ１８の電圧は上記入力端電圧の低下開始
点に自動的に追従する利点がある。一方、第１図
に示した従来の構成においては例えば上記塞流線
輪のインダクタンスの製造偏差または使用中の偏
差等を考慮して余分の疑似負荷電流を流せる抵抗
値が抵抗２５に対して要求されるため、より多く
の電力損失が生ずる。また本発明の場合、より多
くの電力損失が減小すると共にスイツチ素子３、
整流器４，５の電流容量も小さくてよい利点があ
る。
第１図は従来の疑似負荷を有するDC―DCコン
バータの回路例、第２図は第１図の動作を説明す
るための特性図、第３図は本発明による疑似負荷
を有するDC―DCコンバータの一実施例、第４図
は第３図における疑似負荷回路の一構成例、第５
図は第３図における疑似負荷回路の他の構成例で
ある。 １……直流電源、２……変成器、３……スイツ
チ素子、４，５，１５，１６……整流器、６，１
７……塞流線輪、７，１８，５１……コンデン
サ、８，９……第１の出力端子、１０，２４……
出力負荷、１１……制御回路、１２，２０，３３
……基準電圧源、１３，２１……誤差増幅器、１
４……開閉制御回路、１９……電圧降下素子、２
２，２３……第２の出力端子、２５，３１，４
１，４２，５０……抵抗、３０……疑似負荷回
路、３２，４０……トランジスタ、３４……電圧
比較器。
バータの回路例、第２図は第１図の動作を説明す
るための特性図、第３図は本発明による疑似負荷
を有するDC―DCコンバータの一実施例、第４図
は第３図における疑似負荷回路の一構成例、第５
図は第３図における疑似負荷回路の他の構成例で
ある。 １……直流電源、２……変成器、３……スイツ
チ素子、４，５，１５，１６……整流器、６，１
７……塞流線輪、７，１８，５１……コンデン
サ、８，９……第１の出力端子、１０，２４……
出力負荷、１１……制御回路、１２，２０，３３
……基準電圧源、１３，２１……誤差増幅器、１
４……開閉制御回路、１９……電圧降下素子、２
２，２３……第２の出力端子、２５，３１，４
１，４２，５０……抵抗、３０……疑似負荷回
路、３２，４０……トランジスタ、３４……電圧
比較器。
Claims (1)
- １ 直流電源と変成器の第１の巻線とスイツチ素
子とを直列に接続し、該スイツチ素子の開閉によ
り上記変成器の第２の巻線に発生したパルス電圧
を整流・平滑して得られる第１の出力の電圧を所
望の基準電圧と比較して上記スイツチ素子の開閉
比を制御することにより該第１の出力を安定化
し、上記変成器の第３の巻線に発生したパルス電
圧を整流・平滑して得られた直流電圧を直列制御
安定化回路の入力として該直列制御安定化回路の
出力に安定化された第２の出力を得て、上記第１
の出力と上記第２の出力との各片側端子を接続し
て共通の地気とすることにより安定化された正極
と負極の２出力を得る直流安定化電源において、
上記第１の出力に抵抗とトランジスタとの直列回
路を接続し、上記直列制御安定化回路が正常に動
作し得る最低の電圧降下値以上の第２の基準電圧
と上記直列制御安定化回路の入力端の電圧とを比
較して上記トランジスタを制御することを特徴と
する疑似負荷を有するDC―DCコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1994381A JPS57135679A (en) | 1981-02-12 | 1981-02-12 | Dc/dc converter with quasi-load |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1994381A JPS57135679A (en) | 1981-02-12 | 1981-02-12 | Dc/dc converter with quasi-load |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57135679A JPS57135679A (en) | 1982-08-21 |
| JPS627775B2 true JPS627775B2 (ja) | 1987-02-19 |
Family
ID=12013283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1994381A Granted JPS57135679A (en) | 1981-02-12 | 1981-02-12 | Dc/dc converter with quasi-load |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57135679A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59153462A (ja) * | 1983-02-17 | 1984-09-01 | Tdk Corp | Ｄｃ−ｄｃコンバ−タ |
| JPH0832126B2 (ja) * | 1986-01-27 | 1996-03-27 | 三菱電機株式会社 | 回路しや断器の電源装置 |
| DE3633518A1 (de) * | 1986-10-02 | 1988-04-14 | Philips Patentverwaltung | Getakteter gleichspannungswandler |
| JP5035851B2 (ja) * | 2008-05-20 | 2012-09-26 | Ｙｋｋ Ａｐ株式会社 | 建具 |
| DE102013203014B4 (de) * | 2013-02-25 | 2022-10-06 | Vitesco Technologies GmbH | Spannungsversorgungsvorrichtung mit einer Schaltungsanordnung zum schnellen Entladen zumindest eines Kondensators |
-
1981
- 1981-02-12 JP JP1994381A patent/JPS57135679A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57135679A (en) | 1982-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0385546B1 (en) | Switched-mode power supply circuit including a starting circuit | |
| US4131843A (en) | High tension voltage source | |
| JPS627775B2 (ja) | ||
| JPH08126313A (ja) | スイッチング電源 | |
| JPH09265328A (ja) | アクティブダミー回路 | |
| JP2560381Y2 (ja) | 電源回路 | |
| JPH0654525A (ja) | Ｄｃ／ｄｃコンバータ | |
| JPS5932218Y2 (ja) | 直流直流変換回路 | |
| JP4748432B2 (ja) | スイッチング電源装置 | |
| JPH08317646A (ja) | スイッチング電源装置 | |
| JP2513741Y2 (ja) | スイッチング電源の過電流検出回路 | |
| JP2653808B2 (ja) | 充電回路 | |
| JPS591418Y2 (ja) | スイツチング形電源回路 | |
| JPS5914818Y2 (ja) | 直流電圧安定化回路 | |
| JP2003309972A (ja) | 自励式スイッチング電源 | |
| JPS5910948Y2 (ja) | 電源装置 | |
| JP2572617Y2 (ja) | スイッチング・レギュレータ | |
| JP2797545B2 (ja) | スイッチング電源回路 | |
| JPH08191568A (ja) | スイッチング電源 | |
| JPH08317643A (ja) | スイッチング電源装置 | |
| JP2001045751A (ja) | 絶縁型スイッチング電源制御回路 | |
| JP2000324814A (ja) | スイッチング電源装置 | |
| JPH04308466A (ja) | 電力変換装置 | |
| JPH0611189B2 (ja) | スイッチング制御型電源回路 | |
| JPH08126316A (ja) | 補助電源回路 |