JPS6277792A

JPS6277792A - テレビジョン信号処理装置

Info

Publication number: JPS6277792A
Application number: JP61199868A
Authority: JP
Inventors: ステイーブン　デイ．ワグナー
Original assignee: Ampex Corp
Current assignee: Ampex Corp
Priority date: 1985-09-27
Filing date: 1986-08-26
Publication date: 1987-04-09
Anticipated expiration: 2009-11-14
Also published as: DE3676149D1; JPH0691670B2; EP0217647A2; EP0217647A3; ATE59125T1; CA1275497C; EP0217647B1; US4675724A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は磁気記録及び再生に関する技術分野に属する。

（発明の概要）本発明は時間軸補正方式に関し、よシ詳細には再生時に
記録カラーテレビジョン信号の周波数及び位相誤差を測
定して補正する為のデジタル回路を用いる方式に関する
。

（従来の技術）水平同期及びカラーバースト成分等を含むＮＴ８Ｃ信号
を用いるカラーテレビジョン記録方式において、例えば
テープ速度の変動によって生ぜしめられるタイミング誤
差を補正しあるいは記録される信号に生じる周波数及び
位相の差を保障することが通常必要とされる。このよう
な所望の補正を与えるために、従来技術のビデオ方式は
、一般的に、ｖＣＯクロック周波数と複合カラーテレビ
ジョン信号のバースト信号成分との間の位相及び周波数
の差を測定するために電圧制御発振器（ｖｃｏ）ｙ含む
フェーズロックループ（ＰＬＬ）’（ｉ−使用する。さ
らに、時間軸誤差を減少しかつ大きな信号安定性を与え
るために、デジタル回路を使用してビデオ信号をデジタ
ル化しかつ周波数及び位相補正のために使用されるよう
にするためにメモリに記憶される誤差信号全発生するこ
とが提案されている。

（発明が解決しようとする問題点）このような方式において、位相誤差の補正はライン対ラ
イン基準でこの方式の出力における時間軸補正回路網で
達成される。しかしながら、位相誤差は蓄積的なもので
あり、各水平ラインにわたって積み上げられるため、大
きな位相誤差を補償する事はよシ困難となる。また、従
来技術の装置において使用されるＰＬＬ回路は、高速で
移動するテープに記録されるビデオ信号の周波数及び位
相の急速な変化を追従するためには十分高速では動作し
ない。

（その問題点を解決するための手段）本発明は周波数及び位相誤差を補正するため現行の方式
に対し種々の長所を加えた状態で上述した従来技術の欠
点を解消する。従って、本発明は周波数及び位相誤差に
対する調節が最少とされるようなデジタル回路を用いる
改良した時間軸補正方式を与える。さらに、本発明は大
きな誤差の蓄積を回避するために周波数及び位相誤差を
比較的高速で追従しかつ補正する時間軸補正方式を与え
る。

以上の特徴を与える上で、入来ビデオ信号のカラーサブ
キャリアに対し正確でかつ連続した関係を有するサンプ
リングクロックが使用される。

よシ詳細には、本発明の時間軸補正方式はサブキャリア
周波数の倍数で周波数を有するクロツク信号を用いて、
カラーバースト成分を有するカラービデオ信号の位相補
正を与える。このクロック信号はビデオ信号のカラーバ
ースト成分に位相的にロックされ、位相補正はデジタル
的にサンプリングされるバースト信号に対する基準で有
効化されるためビデオ信号のアナログ部分の誤差は閉ル
ープ構成においてゼロにサーボ操作される。

（発明の作用）本発明の特定の実施例において、時間軸補正方式はテー
プからのアナログビデオ信号の成分をデジタルパルスに
変換する。ビデオ信号のデジタル化された同期及びバー
スト成分はろ波されて高速デジタル信号処理器にて処理
され、周波数制御語を発生する。デジタル周波数シンセ
サイザはこの周波数制御語に応じてサブキャリア周波数
のクロック信号を発生し、とのクロック信号はサブキャ
リア周波数の４倍で動作するアナログ対デジタル（Ａ／
Ｄ）に与えられる。Ｎの変換器の出力はビデオ信号の継
続した部分のサンプルを表わす多重化された周波数速度
の一連の２進語である。これらサンプルは同期及びバー
ストフィルタ、処理器、シンセサイザ及びＰＡＬ’ｉ構
成する閉フィードバックルーズの入力にフィードバック
される。テープからのビデオ信号のクロッキングされる
２進データサンプルは時間軸補正メモリに与えられ、サ
ンプリングされたビデオ信号の一層の時間軸補正を与え
るようにする。

（発明の実施例）第１図において、複合アナログビデオ信号は予め記録さ
れた磁気テープから与えられ、かつ遅延回路１０に供給
される。この遅延回路１０は１水平ラインの遅延、すな
わち６４５μ秒はプラス五５μ秒、すなわち約６７．０
μ秒の全遅延を与える。この遅延は「遅れビデオ」信号
？生じさせ、位相の変化が考慮下にある水平ラインの期
間の間に生じたかどうかを決定するために各水平ライン
の始め及び終りにおいてバースト信号の位相を見る事を
可能とする。１テレビジョンライン以上の遅延によシ、
ビデオ入力は遅延バースト信号及び非遅延信号のバース
ト間で動的（ダイナミック）にスイッチングするため、
両バースト信号はゲーティングされるスイッチ１２を介
してアナログ対デジタル変換器１４に供給される。遅延
アナログ信号はゲーティングされるスイッチ１２に与え
られる。このスイッチ１２は通常遅れビデオ位置にある
が、入カピデオバースト時間の間では入力ビデオすなわ
ち「早めビデオ」にスイッチする。とのようなタイミン
グ操作されるスイッチからの出力信号は遅れビデオ信号
からの有効ビデオ及びバースト成分並びに水平同期の先
導端と入力すなわち早めビデオ信号のバースト成分とを
含んでいる。早め及び遅れビデオ信号とスイッチ１２の
出力回路から得られる組み合わせられた信号とのタイミ
ング関係は第２図に示されている。

この組み合わされた信号はアナログ対デジタル交換器１
４に供給される。この変換器１４はサブキャリア周波数
の４倍でスイッチ１２からのビデオ出力信号をサンプリ
ングする。このようにして９ピット語にデジタル化され
る。同期及びパース）１有する各デジタル語は入力ビデ
オ及び４　ｆｓｃ　（４Ｘサブキャリア周波数）クロッ
ク間に生じる位相及び周波数誤差を決定して保証するよ
うに本発明の時間軸補正回路により処理される。早めバ
ースト及び遅れバースト成分を含むこのデジタル化され
た信号は同期低域フィルタ１６及びバースト帯域フィル
タ１８に与えられる。フィルタ１８はクロマノイズを拒
絶ＶＢために、各バーストの約６サイクルを平均化する
。各バーストに対し、帯域フィルタ１８は２つのる波さ
れたサンプル（Ａ及びＢ）ｔ−生じさせる。これらサン
プルは第３図に示されるように９０°離れている。第３
図に示されるように、ろ波されたサンプルＡ及びＢはそ
れぞれ奇数及び偶数のサンプルから成り、これらは一つ
の完全サイクルにおいて各対のサンプル間の差を加える
事によってベースラインに関して平均化される。

これらろ波されたバーストサンプルＡ及びＢは第４図に
詳細に表わされている高速デジタル信号処理器２０に与
えられる。信号処理器２゜は閉フィードバックルーズに
おいて発生されたクロックに関し同期及びバースト位相
誤差を循還する。このフィードバックルーズは処理器２
゜と、一定の基準クロックすなわちクリスタル発振器２
４の制御下で動作するデジタル周波数シンセサイザ２２
とサブキャリア周波数ｆｓｃの４倍の周波数で動作する
アナログＰＬＬ２６とを含んでいる。このフィードバッ
ククロック信号はライン２５を介して変換器１４並びに
フィルタ１６及び１８に戻され、デジタル化クロックの
周波数及び位相の正確な調節を可能とさせる。

バーストサンプルＡ及びＢはＰＬＬ　２６がら得られる
信号間の位相誤差を表わす信号を発生する丸めに使用さ
れる。ＰＬＬ２６は４倍のサブキャリアサンプリングク
ロック（４ｆｓｃ）とテープカラのバースト信号のゼロ
交差と１与える。バーストサンプルは第６図に示される
ようにり目ツク位相誤差に関連して変化せしめられる。

サンプルＡはクロックが位相的に進んでいる時には負で
あり、クロックが位相的に遅れている時には正である。

クロック位相誤差がなければ、バーストサンプルＡはゼ
ロであり、バーストサンプルＢは第６Ｃ図に示されるよ
うに９０°偏位する。サンプルＡは位相誤差全直線的な
態様で追従しないために、第４図に示されるバースト位
相カルキュレータ３２へのクロックは第７図で表わされ
た式を使用して４　ｆｓｃクロックサンプルとバースト
ゼロ交差との間の位相誤差角θを計算する。この誤差信
号θはクロック及びバースト間の位相誤差−ｉ　３６０
°にわたって表わし、バースト振幅と独立している。θ
はサンプルＡとサンプルＢの比にのみ依存する。これら
２つ値の比のアークタンジェントはバーストのサンプリ
ング位置を定める。このアークタンジェントは±９０°
の範囲にわたるθに対してのみ有効である。全３６０°
の範囲にわたって位相誤差を得るためにカルキュレータ
３２はサンプルＢの符号全感知し、もしサンプルＢが負
であるならばθに１８０°を加える。遅れバーストに対
するとのクロック誤差値はスイッチ６４に向けられる。

このスイッチ６４は周波数シンセサイザによるクロック
のライン対ライン位相補正を可能にする。クロック対バ
ーストカルキュレータ３２はレジスタ２４と引算回路３
６とを含む早めバースト対バースト位相引算器からの位
相誤差値を通過させる、この引算回路は１つのラインで
の位相誤差を与える。１つのラインでのとのクロック位
相誤差は一定スケーラ３８と素子４０とに与えられる。

素子４０は水平クロックパルスによシタイミングが取ら
れるレジスタ４２と共に周波数７キユムレータを形成す
る。Ｋスケーラ３８は１ライ／での位相誤差を周波数誤
差に変換する。

ビデオ信号とサブキャリアクロック信号との間に周波数
誤差がなければ、１つの水平ラインでの蓄積される位相
誤差はない。速度補償は各ラインの開始時にクロツクサ
ブヤヤリア周波数全テープからのビデオサブキャリア周
波数をテープからのビデオサブキャリア周波数と等しく
するように設定することによって達成される。

このクロックは現在のサブキャリアクロックに関して１
つのラインで蓄積する位相誤差を測定することにより入
力ビデオとり□ロックとの間の位相誤差を決定する。こ
の位相誤差は入力ビデオの２つの継続したバースト’ｔ
？現在のクロックに対して比較することによって得られ
る。周波数誤差が存在しなければ、１つのバーストのク
ロック対バースト位相測定は次のバーストに対するもの
と同一である。バースト位相引算器３４．３６は２つの
継続したバーストのクロック対バースト位相値を引算す
ることによって１つのラインでの位相誤差を計算するよ
うに働く。

Ｋスケーラ３Ｂからのクロック周波数誤差信号はクロッ
ク周波数が入力信号周波数と整合するように変化されな
ければならない量を表わす。

現在のクロック周波数値はアダー４０とシフトレジスタ
４２から成る周波数アキュムレータによって維持される
各水平ラインに対して、周波数誤差が新たなりロック周
波数を形成するように現在のサブキャリアクロック周波
数に加えられる。この新たなりロック周波数はレジスタ
４２が各ラインに対してクロッキングされると前の周波
数値を置換する。周波数アキュムレータによシクロツク
がその周波数を閉ループ構成の入力信号の周波数にロッ
クする事が可能になる。

クロックが周波数的に低ければ、周波数誤差は正となシ
、現在のクロック周波数は誤差がゼロになるまで増大す
る。同様に、クロックが周波数的に高ければ、誤差は負
になり、クロック周波数は誤差がゼロになるまで減少す
る。周波数アキュムレータの出力は周波数シンセサイザ
２２に供給される２０ビツト周波数制御語である。

電圧制御発振器（ＶＣＯ）と同様デジタル構成である周
波数シンセサイザ２２は４×サブキヤリアクロツクの位
相をライン対ライン基準で補正するように動作する。第
５図に示されるように、シンセサイザは一定の２０．４
６ＭＨｚタイミング信号を与える基準クロック２４０制
御下で動作するアダー４４及びレジスタ４６から成る位
相アキュムレータ４６を含んでいる。プロセッサ２０の
レジスタ４２からの更新された周波数制御語は周波数シ
ンセサイザ２２の位相アキュムレータ４３に供給される
。第８図はに５８ＭＨｚのサブキャリア周波数で動作す
る位相アキュム　　゛レータを示す。例えば、ＰＡＬ又
はＰＡＬ−ＭフォーマットのようなＮＴＳＣ規準とは別
のフォーマットを使用する場合には、位相アキュムレー
タはよシ大きな位相増分を選ぶ事により４．４３ＭＨ２
に対してプログラムされる。

位相アキュムレータは所望の出力周波数（ｆｓｃ）のデ
ジタルランプ（第８ｂ図）を発生する。クリスタル発振
器２４によって一定の速度でクロッキングされる位相ア
キュムレータは３６０°の位相を表わす２０ビツトの２
進数のレジスタ４６に出力信号を与える。位相アキュム
レータが２０．４６Ｍ［（Ｚのクロックによってクロッ
キングされる６度に、位相は周波数制御語の値に等しい
量だけ進む。この位相はそれが５６０°を越えるまで増
大するように連続する。この点で、アキュムレータはオ
ーバーフローし、位相は現在の位相及び制御語によって
表わされる位相増分から誘導される３６０°よシも小さ
な数に重なる。

例えば、現在の位相が３５０°でかつ位相増分すなわち
制御語が２７°でるるならば、アキュムレータは１７°
にオーバーフローする。位相は位相増分又は周波数制御
語に比例す゛る速度で３６０゜の範囲にわたシ循還する
。位相アギュムレータ出力信号の周波数は位相増分又は
周波数制御語の値に直接関連せしめられる。

位相アキュムレータによって発生されるデジタルランプ
波形はサインルックアップＰＲＯＭ４８によシサイン波
形のデジタル形に変換される。

Ｆ　ＲＯＭは位相アキュムレータからのデジタル信号全
サイン波の振幅に変換し、１つの全サイン波サイクルに
３６０°の位相を変換するように機能する。サインＦＲ
ＯＭからの出力信号はデジタル語であり、これはデジタ
ル対アナログ変換器５０によって第８ｂ図に示されるよ
うにサイン波の瞬時振幅を表わす一連の電圧レベルに変
換される。デジタル対アナログ変換器からの出力はサイ
ン波の形であるが、２０．４６ＭＨｚクロック速度での
サンプリングステップを含み、これらは７ＭＨｚカット
オフ周波数を有する低域フィルタ５２により除去される
。この結果は第８Ｃ図に示されるようにＸ　５８　ＭＨ
ｚの正しい周波数を有する純粋の基本サイン波である。

ビデオ信号は４×サブキヤリア（４ｆｓｃ）でデジタル
化されるために、テープからのサイン波形のサブキャリ
ア周波数は４をかけ算されなければならない。これはＰ
ＬＬ２６において達成される。ＰＬＬ２６は位相比較器
、ループフィルタ、電圧制御発振器（ＶＣＯ）及び４分
周（÷４）カウンタを含んでいる。ＰＬＬ　２６はスイ
ッチ６４’ｌ（介してテープのサブキャリア位相に供給
されるライン対ライン位相補正に急速に設定し、従って
極めて大きなバンド幅を有する。この結果として、アナ
ログｖＣＯによって発生されるような位相ノイズは抑制
される。

デジタル同期低域フィルタ１６は各出力サンプルを形成
するように数個の近接したビデオサンプルを平均化する
ように作動し、時間軸補正方式の出力において正しいカ
ラー状態を維持するようにメモリ制御器によって利用さ
れるろ波されたクロマライン形信号を与える為にバース
トと関連して使用される。フィルタ１６に供給される遅
れビデオからのデジタル化された同期先導端は水平タイ
ミング信号を発生するようにテープクロックによって使
用される。

本発明の方式のメモリ制御器によって使用するためのク
ロマライン信号を得るために、アナログ対デジタル変換
器１４によって処理されるデジタル化された遅れビデオ
信号はデジタル同期低域フィルタ１６に供給される。ろ
波された信号はビデオ同期サンプルが予め定められたス
プライスレベル以下で交差する時に高になる荒いスズラ
イスされた同期信号を発生する比較器５６に２いて比較
される。第９図に示されるように、検出されたデジタル
化同期先導端信号は４　ｆｓｃ速度でサンプリングされ
、正確なタイミング情報がクロック対同期位相カリュキ
ュレータ５４によって得られる。同期が５０チのスプラ
イスレベルを交差する点をサブキャリア周波数の数度の
精度で見い出すために、同期スプライス交差及びＬとし
て示されるスプライスレベル以下の第１のクロックサン
プル間の位相は９０°（８−Ｌ　）／（Ｕ−Ｌ）に等し
い位相Ｏｃｓを決定する事によって計算される。ここで
Ｓは５０チのスライスレベルで６Ｄ、Ｕはスライスレベ
ルのちょうど上のサンプルで１、Ｌはスライスレベルの
ちょうど下のサンプルである。位相カリュキュレータ５
４によって与えられる遅れビデオ同期信号は各水平ライ
ンに対するテープからの信号の測定された同期サブキャ
リア位相（ｓｃＨ）１に生じさせるアダー５６に与えら
れる同期対バースト位相情報を含む。この測定は６６０
゜にわたって定められ、通常正のバースト極性でのビデ
オラインに対しては０°でｓｂかつ負のバーストライン
に対しては１８０°である。この測定された同期サブキ
ャリア位相信号を比較器６０において位相基準と比較す
る事によシバ−スト極性信号Ｈ／２（ことでＨは水平速
度である）が別の利用のために得られる。この位相基準
は、ノイズに対する最少の感度を与えるように正及び負
のバースト型に対し２つのｓｃＨ値間の中間に設定され
る。

また水平書き込みパ）レスは低域フィルタ１６からろ波
された同期信号を受けるように接続される比較器５８に
より生ぜせしめられる。比較器５８は荒いスプライスさ
れた同期信号をバースト交差選択器６２に与え、この選
択器６２はバーストゼロ交差位相にタイミングを取られ
るＨ書き込みパルスを生じさせる。このバーストゼロ交
差は遅れ同期信号の先導端の５０チのスプライス点にタ
イミングを取られた１サイクルの広いウィンドウを発生
する事によって選択される。このウィンドウは同期から
遅延せしめられるために、その中心は標準ＳＣＨ位相信
号のバーストゼロ交差と一致する。ウィンドウの中央に
最も近い正のゼロ交差はＨ／２が低であるならばすなわ
ち正のバーストが存在すれば、タイミングのために選択
され、一方ウイントウの中心に最も近い負のゼロ交差は
負のバーストが存在する時にＨ／２が高であるならば選
択される。

（発明の効果）以上本明細書において、４×サブキャリア周波数のデジ
タルクロックが発生されかつ記録テープから与えられる
入力ビデオ及びバースト信号に位相及び周波数をロック
せしめられるようなテレビジョン信号ビデオ記録及び再
生方式において使用するための時間軸補正回路が記載さ
れた。このクロックは再生装置のすべての速度範囲にわ
たるオフテープ信号のタイミング変動に追従する。クロ
ックはオフテープ信号の選択されたバーストゼロ交差に
タイミングが取られる水平タイミングパルスを与える。

このタイミングパルスはメモリに記憶される各水平ライ
ンの開始を規定するために時間軸補正回路によつて使用
される。すべてのタイばング誤差測定は関連した回路を
有する別のアナログ位相比較器のための必要性を除去し
て、補正回路への入力においてアナログ対デジタル変換
器から得られるデジタル化された同期及びバースト信号
に基く。以上の構成をもってして上述した初期の目的が
達成される事になる。

【図面の簡単な説明】

第１図は本発明のクロック発生器のブロック図である。第２３ないしＣ図は早め及び遅れビデオ信号のタイミン
グ関’ｓを表わす波形である。第３図は入力アナログバースト信号及びデジタル化され
たろ波サンプルＡ及びＢｙ表わすサイン波形である。第４図は第１図の高速デジタル速度プロセッサの概略ブ
ロック図である。第５図は第１図の周波数シンセサイザの概略ブロック図
である。第６ａないしＣ図はり四ツク位相誤差に関連し鋪た変化を表わすバーストサンプルを示す。第７ａ及び７ｂ図はクロックサンプル及びバーストゼロ
交差間の位相誤差角θを表わす。第８８ないしＣ図は第５図の周波数シンセサイザの位相
アキュムレータ、デジタル対アナログ変換器及び低域フ
ィルタをそれぞれ示す。第９図はデジタル化された同期端検出されるスライスレ
ベルに関連した４×サブキャリア同期サンプルの関係を
示す。図で、１０は遅延器、１２はゲーティングされるスイッ
チ、１４はＡ／Ｄ変換器、１６は同期低域フィルタ、１
８はバースト帯域フィルタ、２０は高速デジタル信号処
理器、２２はデジタル周波数シンセサイザ、２４は発振
器、２６はＰＬＬ、２８は内部タイマ及び測定回路、６
０は時間軸補正メモリ’に示す。

Claims

【特許請求の範囲】

（１）サブキャリア周波数、同期及びカラーバースト成
分を含むカラービデオ信号のためのテレビジョン信号処
理方式に於て、上記同期及びカラーバースト成分をデジ
タル化するための手段と、このデジタル化手段に接続さ
れ、予定数波数のサンプリングクロックを与えるための
手段と、上記カラーバースト成分の位相と上記デジタル
化手段の出力に与えられる上記サンプリングクロックの
位相との間の差を測定するための手段と、上記位相差測
定手段の出力及び上記デジタル化手段入力に接続されて
閉フィードバックループを形成し、上記デジタル化信号
から位相差誤差を除去するための手段とを備えたことを
特徴とする上記テレビジョン信号処理方式。
（２）特許請求の範囲第１項の記載の方式において、上
記同期及びカラーバースト信号をデジタル化する上記手
段はアナログ対デジタル変換器であることを特徴とする
上記テレビジョン信号処理方式。
（３）特許請求の範囲第１項の記載の方式において、上
記カラーバースト信号成分と上記サンプリングクロック
との間の位相差の結果である周波数制御語を発生するた
めの高速デジタル信号処理器と、上記処理器に接続され
上記周波数制御語に応じて位相補正されたサンプリング
クロックを発生するための周波数シンセサイザとを含ん
だことを特徴とする上記テレビジョン信号処理方式。
（４）特許請求の範囲第３項の記載の方式において、上
記高速デジタル信号処理器は上記周波数シンセサイザに
与えられるようにするためにライン対ライン基準で補正
される上記周波数制御語を発生するための周波数アキュ
ムレータを備えたことを特徴とする上記テレビジョン信
号処理方式。
（５）名目的サブキャリア周波数信号とカラーバースト
及び水平同期成分を含む入力ビデオ信号が処理されるよ
うなテレビジョン記録及び再生方式に於て、遅延された
遅れビデオ信号と遅延されない早めビデオ信号を与える
ように上記入力ビデオ信号を遅延するための手段と、上
記サブキャリアの倍数の周波数で上記ビデオ信号をサン
プリングしかつ上記遅延及び非遅延アナログビデオ信号
をデジタル信号に変換するための変換器と、上記変換器
に接続されて上記サンプリングクロック信号の位相を補
正しかつ周波数制御語を与えるための高速デジタル信号
処理器と、上記処理器に接続されて上記周波数制御語に
応じて上記サンプリングクロックの周波数を補正するた
めの周波数シンセサイザと、閉ループを形成するように
上記周波数シンセサイザ及び上記変換器の入力に接続さ
れて上記サブキャリア周波数の倍数で作動し、ライン対
ライン基準で正確な位相及び周波数をもつて上記Ａ／Ｄ
サンプリングクロックを上記ビデオ信号にロックするた
めのフェーズロックループとを具備したことを特徴とす
る時間軸補正回路。
（６）特許請求の範囲第５項の記載の方式において、上
記遅延手段と上記変換器との間に接続されて上記遅延及
び非遅延信号間を予定の時間でスイッチングするための
ビデオスイッチを含んだことを特徴とする上記テレビジ
ョン信号処理方式。
（７）特許請求の範囲第５項の記載の方式において、第
１のチャンネルにおいて上記変換器に接続されて上記カ
ラーバースト成分からのノイズをろ波しかつ９０°離れ
た２つのろ波されたビデオサンプルを生じさせるための
帯域フィルタを含むことを特徴とする上記テレビジョン
信号処理方式。
（８）特許請求の範囲第７項の記載の方式において、上
記デジタル信号処理器は、上記帯域フィルタに接続した
バースト位相引算器と、上記デジタル化されたバースト
信号のサンプリング位相を補正するための周波数アキュ
ムレータとからなることを特徴とする上記テレビジョン
信号処理方式。
（９）特許請求の範囲第８項の記載の方式において、上
記周波数アキュムレータは、上記周波数シンセサイザに
与るためにライン対ライン基準で補正される周波数制御
語を発生することを特徴とする上記テレビジョン信号処
理方式。
（１０）特許請求の範囲第８項の記載の方式において、
上記帯域フィルタ及び上記引算器間に接続されて多サブ
キャリア周波数サンプリングクロック及び上記バースト
信号成分のゼロ交差間の位相誤差を表わす誤差信号を発
生するようにろ波されたバーストサンプルを処理するた
めのクロック対バースト位相カルキュレータを含んだこ
とを特徴とする上記テレビジョン信号処理方式。
（１１）特許請求の範囲第８項の記載の方式において、
上記バースト位相引算器は、水平同期パルスクロックに
よつて制御される記憶レジスタと、このレジスタに接続
されかつ３６０°の範囲に渡つて動作して１つの水平ラ
インでクロック位相誤差を与える引算器とを含んでなる
ことを特徴とする上記テレビジョン信号処理方式。
（１２）特許請求の範囲第１１項の記載の方式において
、クロック周波数誤差を与えるために上記引算器に接続
される一定スケーラを含んだことを特徴とする上記テレ
ビジョン信号処理方式。
（１３）特許請求の範囲第８項の記載の方式において、
上記周波数アキュムレータはアダーと水平同期クロック
によつてタイミングが取られるレジスタとを含んでなり
、上記アダー及びレジスタは周波数制御語を発生するた
めに閉ループに接続されることを特徴とする上記テレビ
ジョン信号処理方式。
（１４）特許請求の範囲第１３項の記載の方式において
、上記周波数シンセサイザは上記周波数制御語に比例す
る速度で変化する３６０°の位相を表わす２進数を生じ
させるように一定基準発振器によつて制御される位相ア
キュムレータを具備したことを特徴とする上記テレビジ
ョン信号処理方式。
（１５）特許請求の範囲第１４項の記載の方式において
、上記周波数シンセサイザは、調波を実質的に持たずか
つ上記位相アキュムレータの位相を表わす位相を有する
サイン波形を発生するためのサインロックアッププログ
ラム読出し専用メモリを含んでいることを特徴とする上
記テレビジョン信号処理方式。
（１６）特許請求の範囲第１５項の記載の方式において
、上記読出し専用メモリに接続されたデジタル対アナロ
グ変換器と、上記デジタル対アナログ変換器に接続され
かつ純粋な基本サイン波が上記フェーズロックループの
出力に与るべく生ぜしめられるようにカットオフ周波数
を有する低域フィルタとを含んだことを特徴とする上記
テレビジョン信号処理方式。
（１７）特許請求の範囲第５項の記載の方式において、
上記アナログ対デジタル変換器に第２のチャンネルで接
続されて上記水平同期成分からのノイズをろ波するため
の低域フィルタ手段を含んだことを特徴とする上記テレ
ビジョン信号処理方式。
（１８）特許請求の範囲第１６項の記載の方式において
、水平書き込みパルスを発生するための上記水平同期パ
ルスと一致したバーストゼロ交差を選択することによつ
て位相調節が上記水平画像位置に対して達成されうるよ
うにする手段を含むことを特徴とする上記テレビジョン
信号処理方式。