JPS6043707B2 - 位相変換装置 - Google Patents
位相変換装置Info
- Publication number
- JPS6043707B2 JPS6043707B2 JP53026855A JP2685578A JPS6043707B2 JP S6043707 B2 JPS6043707 B2 JP S6043707B2 JP 53026855 A JP53026855 A JP 53026855A JP 2685578 A JP2685578 A JP 2685578A JP S6043707 B2 JPS6043707 B2 JP S6043707B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- video signal
- phase
- input
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 5
- 230000001934 delay Effects 0.000 claims 1
- 238000013459 approach Methods 0.000 description 6
- 238000001514 detection method Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000035939 shock Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- YTCQFLFGFXZUSN-BAQGIRSFSA-N microline Chemical compound OC12OC3(C)COC2(O)C(C(/Cl)=C/C)=CC(=O)C21C3C2 YTCQFLFGFXZUSN-BAQGIRSFSA-N 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/87—Regeneration of colour television signals
- H04N9/89—Time-base error compensation
- H04N9/896—Time-base error compensation using a digital memory with independent write-in and read-out clock generators
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
- Synchronizing For Television (AREA)
- Television Systems (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
- Picture Signal Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、ディジタル化されたテレビジョン映像信号を
メモリ素子に記憶させ、その蓄積データを基準信号のタ
イミングで読み出すことによつて、出力映像信号の位相
および周波数を基準信号と一致させるディジタル式位相
変換装置に関する。
メモリ素子に記憶させ、その蓄積データを基準信号のタ
イミングで読み出すことによつて、出力映像信号の位相
および周波数を基準信号と一致させるディジタル式位相
変換装置に関する。
従来、フレームシンクロナイザーおよびタイム− 一
一 ゜ 息− 鼻、 ノーーを ＾ −ーー ′ 、雪
れ、、讐 −ー１ゝ１−』゛４Ｃｌ７プ、く４Ａ）ト
１： 古答艮は、入力アナログ信号をディジタル信号に
変換するＡ／Ｄコンバータと、ディジタル信号を記憶す
るメモリーと、Ａ／Ｄコンバータおよびメモリを駆動す
るため入力信号から書込みクロックパルスを発生する書
き込みクロックパルス発生器と、メモリから読出しを制
御する読出しクロックパルスを発生する読出しクロック
パルス発生器と、読み出されたディジタル信号をアナロ
グ信号に変換するＤ／Ａコンバータと、ブランキング信
号、同期信号およびカラーバースト信号を基準のものに
置き換えるプロセス増幅器とから構成され、入力信号の
位相および周波数を基準信号の位相および周波数に一致
するよう変換する。
一 ゜ 息− 鼻、 ノーーを ＾ −ーー ′ 、雪
れ、、讐 −ー１ゝ１−』゛４Ｃｌ７プ、く４Ａ）ト
１： 古答艮は、入力アナログ信号をディジタル信号に
変換するＡ／Ｄコンバータと、ディジタル信号を記憶す
るメモリーと、Ａ／Ｄコンバータおよびメモリを駆動す
るため入力信号から書込みクロックパルスを発生する書
き込みクロックパルス発生器と、メモリから読出しを制
御する読出しクロックパルスを発生する読出しクロック
パルス発生器と、読み出されたディジタル信号をアナロ
グ信号に変換するＤ／Ａコンバータと、ブランキング信
号、同期信号およびカラーバースト信号を基準のものに
置き換えるプロセス増幅器とから構成され、入力信号の
位相および周波数を基準信号の位相および周波数に一致
するよう変換する。
テレビジョン信号はある周期性を有しており、例えばＮ
ＴＳＣカラーテレビジョン信号の場合、その周期が４フ
ィールドである。
ＴＳＣカラーテレビジョン信号の場合、その周期が４フ
ィールドである。
一般にフレームシンクロナイザーが具備しているメモリ
の容量は４フィールド分はないので、入力信号と基準信
号との位相関係によつて、フレームシンクロナイザー”
の出力信号による画面に位相変動が起ることが知られて
いる。この位相変動は、一般的には水平方向に１４０＋
１秒および垂直方向に１’２ライン分だけ起る。フレー
ムシンクロナイザーの場合、その入力テレビジョン信号
はその安定度が規定されており（少なくとも１０一習度
）、また時間軸変動も極少であるため、上記の画面位相
変動の発生頻度は極めて小さい。
の容量は４フィールド分はないので、入力信号と基準信
号との位相関係によつて、フレームシンクロナイザー”
の出力信号による画面に位相変動が起ることが知られて
いる。この位相変動は、一般的には水平方向に１４０＋
１秒および垂直方向に１’２ライン分だけ起る。フレー
ムシンクロナイザーの場合、その入力テレビジョン信号
はその安定度が規定されており（少なくとも１０一習度
）、また時間軸変動も極少であるため、上記の画面位相
変動の発生頻度は極めて小さい。
例えば、入力信号と基準信号との周波数差が１０Ｈｚで
あり、フレームシンクロナイザーのメモリ容量が１フィ
ールドである場合、画面位相変動は約１時間４紛毎に１
回起る。しかし、この位相変動は丁度１フィールド間（
１６．６ミリ秒）だけであり、実用上は全く問題となら
ない。この位相変動は、入力信号と基準信号との標準タ
イミングパルス（通常は垂直同期パルス）の絶対位相差
がある値となつた瞬間に発生し、その後は両者の周波数
差のため、位相差は増大していき、３６０（１周期分）
に接近すると再び発生する。この位相差接近の現象は、
。追越しョ、あるいは１追越されョと呼ばれている。入
力テレビジョン信号が放送規格を満足する信号ではなく
、例えば簡易形ビデオテープレコーダ（ＶＴＲ）の再生
信号である場合には、その周波数安定度は比較的悪い。
あり、フレームシンクロナイザーのメモリ容量が１フィ
ールドである場合、画面位相変動は約１時間４紛毎に１
回起る。しかし、この位相変動は丁度１フィールド間（
１６．６ミリ秒）だけであり、実用上は全く問題となら
ない。この位相変動は、入力信号と基準信号との標準タ
イミングパルス（通常は垂直同期パルス）の絶対位相差
がある値となつた瞬間に発生し、その後は両者の周波数
差のため、位相差は増大していき、３６０（１周期分）
に接近すると再び発生する。この位相差接近の現象は、
。追越しョ、あるいは１追越されョと呼ばれている。入
力テレビジョン信号が放送規格を満足する信号ではなく
、例えば簡易形ビデオテープレコーダ（ＶＴＲ）の再生
信号である場合には、その周波数安定度は比較的悪い。
このような信号をフレームシンクロナイザーに直接加え
た場合には、一般に書込みクロックパルス発生器の応答
特性のため書込みアドレスと映像信号の対応がとれなく
なり、フレームシンクロナイザーの出信号による画面に
おいて絵が正しい位相で再現できないだけでなく、位相
差接近に伴ない入力信号の時間軸変動が大きいため頻繁
に１追越しョおよび１追越されョが発生してその都度画
面位相変動を起すことになる。■ＴＲの再生信号の時間
軸変動を補正する手段として、タイムベースコレクタ（
ＴＢＣ）が知られているが、これは補正範囲が数水平走
査期間（ライン）分であり、かつＴＢＣから■ＴＲ側へ
の帰還信号によりＶＴＲ再生信号の位相がある程度設定
値になるように常時制御されているためＪ追い越しョお
よび１追越されョの問題は発生しない。
た場合には、一般に書込みクロックパルス発生器の応答
特性のため書込みアドレスと映像信号の対応がとれなく
なり、フレームシンクロナイザーの出信号による画面に
おいて絵が正しい位相で再現できないだけでなく、位相
差接近に伴ない入力信号の時間軸変動が大きいため頻繁
に１追越しョおよび１追越されョが発生してその都度画
面位相変動を起すことになる。■ＴＲの再生信号の時間
軸変動を補正する手段として、タイムベースコレクタ（
ＴＢＣ）が知られているが、これは補正範囲が数水平走
査期間（ライン）分であり、かつＴＢＣから■ＴＲ側へ
の帰還信号によりＶＴＲ再生信号の位相がある程度設定
値になるように常時制御されているためＪ追い越しョお
よび１追越されョの問題は発生しない。
また、■ＴＲ側への帰還ループがなく、ＶＴＲ再生信号
をそのまま加えて処理しなければならない場合には、入
力信号の時間軸変動に追随するクロックパルス発生器と
１フィールド整数（１を含む）倍の蓄積容量を持つメモ
リとを用いて、入力信号を正しいアドレスに収容し、そ
れを安定な基準信号に応じて読み出すことにより、時間
軸変動の吸収と位相変換とが同時に行なえる。
をそのまま加えて処理しなければならない場合には、入
力信号の時間軸変動に追随するクロックパルス発生器と
１フィールド整数（１を含む）倍の蓄積容量を持つメモ
リとを用いて、入力信号を正しいアドレスに収容し、そ
れを安定な基準信号に応じて読み出すことにより、時間
軸変動の吸収と位相変換とが同時に行なえる。
しかしながら、再生信号と基準信号との位相が接近した
場合には、１追越しョおよび１追越されョが頻繁に発生
し画面位相変動を防止することはできない。したがつて
本発明の目的は、■ＴＲ側への帰還ループがなくてもＶ
ＴＲ再生信号が直接加えることができるディジタル式位
相変換装置を提供することである。本発明による位相変
換装置においては、１フィールドの整数（１を含む）の
容量のメモリの前段に遅延時間が数ライン分の映像信号
遅延手段を設け、入力信号と読出し基準信号との位相差
情報、すなわち入力信号の同期タイミングと読出基準信
号の同期タイミングとの位相差の情報により、映像信号
を遅延手段を通したりあるいは直接にメモリに加えて１
追越しョおよび１追越されョ時の位相ショックの発生を
軽減している。
場合には、１追越しョおよび１追越されョが頻繁に発生
し画面位相変動を防止することはできない。したがつて
本発明の目的は、■ＴＲ側への帰還ループがなくてもＶ
ＴＲ再生信号が直接加えることができるディジタル式位
相変換装置を提供することである。本発明による位相変
換装置においては、１フィールドの整数（１を含む）の
容量のメモリの前段に遅延時間が数ライン分の映像信号
遅延手段を設け、入力信号と読出し基準信号との位相差
情報、すなわち入力信号の同期タイミングと読出基準信
号の同期タイミングとの位相差の情報により、映像信号
を遅延手段を通したりあるいは直接にメモリに加えて１
追越しョおよび１追越されョ時の位相ショックの発生を
軽減している。
入力信号と基準信号との位相差に応じて、遅延手段を使
用するか否かの制御が行なわれる。位相差の検出はある
有限幅の検出窓で行なわれる。入力信号の位相が基準信
号の位相に接近して検出窓の範囲内に入つたときに、入
力信号の映像成分は遅延手段を通つてメモリへ導びかれ
るように制御される。このため、見掛上入力信号位相の
ジャンプが発生するが、メモリでの書込みアドレスの標
準タイミングを決定するパルスも同量だけ位相遅延され
るので、メモリ上において入力の映像成分と書込みアド
レスとの対応関係は乱されない。このようにして一旦位
相差が零に接近すると、強制的に位相差がある一定量だ
けシフトされるので、入力信号の時間軸変動が大きく、
位相差零の近辺で１追越しョ、１追越されョが頻繁に発
生する場合でも、検出窓を適当な幅に確定しておけばそ
の範囲内での入力信号の位相変動はヒステリシス特性の
中にいつているため、見掛け上１追越し．Ｊ．ｒ追越さ
れョが発生せず、画面ショック発生の軽減が行なえる。
次に本発明の一実施例を示した図面を参照して本発明の
詳細な説明する。
用するか否かの制御が行なわれる。位相差の検出はある
有限幅の検出窓で行なわれる。入力信号の位相が基準信
号の位相に接近して検出窓の範囲内に入つたときに、入
力信号の映像成分は遅延手段を通つてメモリへ導びかれ
るように制御される。このため、見掛上入力信号位相の
ジャンプが発生するが、メモリでの書込みアドレスの標
準タイミングを決定するパルスも同量だけ位相遅延され
るので、メモリ上において入力の映像成分と書込みアド
レスとの対応関係は乱されない。このようにして一旦位
相差が零に接近すると、強制的に位相差がある一定量だ
けシフトされるので、入力信号の時間軸変動が大きく、
位相差零の近辺で１追越しョ、１追越されョが頻繁に発
生する場合でも、検出窓を適当な幅に確定しておけばそ
の範囲内での入力信号の位相変動はヒステリシス特性の
中にいつているため、見掛け上１追越し．Ｊ．ｒ追越さ
れョが発生せず、画面ショック発生の軽減が行なえる。
次に本発明の一実施例を示した図面を参照して本発明の
詳細な説明する。
図に示した一実施例において、映像信号入力端子１には
、ＶＴＲからの再生映像信号、あるいは野外に設置され
た■ＴＲからマイクロ回線を通して送られてきた映像信
号が供給される。
、ＶＴＲからの再生映像信号、あるいは野外に設置され
た■ＴＲからマイクロ回線を通して送られてきた映像信
号が供給される。
この入力映像信号は符号器２に供給されるとともに、ク
ロックパルス発生器３にも供給される。クロツクパルス
発生器３は、入力映像信号の同期信号あるいはカラーパ
ースト信号に同期した１０．７４ＭＨｚの書込みクロッ
クパルスを発生する。この書込みクロックパルスは、入
力映像信号をサンプリングするためのサンプリングパル
スとして符号器２に供給される。符号器２は入力映像信
号をビットパラレルのディジタル信号に変換する。この
ディジタル信号は、直接または補助メモリ４を通して主
メモリ５に書き込まれる。メモリへの書込みは、書込み
クロックパルス発生器３からのクロックパルスと同期分
離回路６からの垂直同期パルスおよび水平同期パルスと
で制御される書込み制御回路７からの書込みアドレスデ
ータによつて制御され、入力映像信号に対応したアドレ
スヘデイジタル信号が記憶される。
ロックパルス発生器３にも供給される。クロツクパルス
発生器３は、入力映像信号の同期信号あるいはカラーパ
ースト信号に同期した１０．７４ＭＨｚの書込みクロッ
クパルスを発生する。この書込みクロックパルスは、入
力映像信号をサンプリングするためのサンプリングパル
スとして符号器２に供給される。符号器２は入力映像信
号をビットパラレルのディジタル信号に変換する。この
ディジタル信号は、直接または補助メモリ４を通して主
メモリ５に書き込まれる。メモリへの書込みは、書込み
クロックパルス発生器３からのクロックパルスと同期分
離回路６からの垂直同期パルスおよび水平同期パルスと
で制御される書込み制御回路７からの書込みアドレスデ
ータによつて制御され、入力映像信号に対応したアドレ
スヘデイジタル信号が記憶される。
補助メモリ４は単なる遅延素子として使用されており、
その遅延量は数ライン分であり、主メモリ５の容量は有
限であるため、アドレスデータはある周期性をもつ循環
アドレスである。例えば、主メモリ５の容量がーフィー
ルドであれば、アドレスの循環を行なわせるタイミング
は入力映像信号の垂直区間内にあり、同期分離器６から
の垂直同期パルスのタイミングで行なう。この垂直同期
パルスは、直接または補助メモリ４による遅延時間と同
じ遅延時間を有する遅延回路８を経て書込み制御回路７
に加えられて書込みアドレスデータの循環タイミングを
決定する。なお、補助メモリ４を通つたディジタル映像
信号と遅延回路８を通つた垂直同期パルスとが同時に選
択されるように、スイッチ９Ａおよび９Ｂが位相差検出
器１０の出力．によつて制御される。位相差検出器１０
は、スイッチ９Ｂからの入力側の垂直同期パルスと基準
信号から得られた読出し側の垂直パルスとの位相差を検
出する。
その遅延量は数ライン分であり、主メモリ５の容量は有
限であるため、アドレスデータはある周期性をもつ循環
アドレスである。例えば、主メモリ５の容量がーフィー
ルドであれば、アドレスの循環を行なわせるタイミング
は入力映像信号の垂直区間内にあり、同期分離器６から
の垂直同期パルスのタイミングで行なう。この垂直同期
パルスは、直接または補助メモリ４による遅延時間と同
じ遅延時間を有する遅延回路８を経て書込み制御回路７
に加えられて書込みアドレスデータの循環タイミングを
決定する。なお、補助メモリ４を通つたディジタル映像
信号と遅延回路８を通つた垂直同期パルスとが同時に選
択されるように、スイッチ９Ａおよび９Ｂが位相差検出
器１０の出力．によつて制御される。位相差検出器１０
は、スイッチ９Ｂからの入力側の垂直同期パルスと基準
信号から得られた読出し側の垂直パルスとの位相差を検
出する。
この位相差が予め定められた値に接近したとき、位相差
．検出器の出力の極性が反転し、スイッチ９Ａおよび９
Ｂが図示と反対の状態になる。すなわち、位相差の絶対
値が予め定められた値以下になると、補助メモリ４を通
つたディジタル映像信号がメモリ５へ、および遅延回路
８を通つた垂直同期パルスが書込み制御回路７にそれぞ
れ供給される。書込み側の垂直同期パルスをスイッチ９
Ｂの出力から取つているため、遅延回路８の遅延量に相
当するヒステリシス特性を位相検出器１０に持たせるこ
とができる。すなわち、入力映像信号の垂直同期パルス
と基準信号の垂怒同期パルスとの位相差がある値に接近
するときＪ追越しョ、１追越されョの発生がヒステリシ
ス特性を持つことになノリ、ＶＴＲ再生信号のような大
きな時間軸変動を有する信号に対して１追越しョ、１追
越されョの発生を軽減できる。このようにして主メモリ
５に書き込まれたディジタル映像信号は、基準信号力端
子１１に加えられた読出し基準信号に応じたタイミング
で読み出される。
．検出器の出力の極性が反転し、スイッチ９Ａおよび９
Ｂが図示と反対の状態になる。すなわち、位相差の絶対
値が予め定められた値以下になると、補助メモリ４を通
つたディジタル映像信号がメモリ５へ、および遅延回路
８を通つた垂直同期パルスが書込み制御回路７にそれぞ
れ供給される。書込み側の垂直同期パルスをスイッチ９
Ｂの出力から取つているため、遅延回路８の遅延量に相
当するヒステリシス特性を位相検出器１０に持たせるこ
とができる。すなわち、入力映像信号の垂直同期パルス
と基準信号の垂怒同期パルスとの位相差がある値に接近
するときＪ追越しョ、１追越されョの発生がヒステリシ
ス特性を持つことになノリ、ＶＴＲ再生信号のような大
きな時間軸変動を有する信号に対して１追越しョ、１追
越されョの発生を軽減できる。このようにして主メモリ
５に書き込まれたディジタル映像信号は、基準信号力端
子１１に加えられた読出し基準信号に応じたタイミング
で読み出される。
すなわち、基準信号は読出しクロックパルス発器１２に
加えられる。読出しクロックパルス発生器１２は、基準
副搬送波に同期した１０．７４ＭＨｚの読出しクロック
パルスと基準垂直同期パルスとを発生する。
加えられる。読出しクロックパルス発生器１２は、基準
副搬送波に同期した１０．７４ＭＨｚの読出しクロック
パルスと基準垂直同期パルスとを発生する。
読出しクロックパルスと基準垂直同期パルスとは読出し
制御回路１３に加えられ、読出しアドレスデータの発生
を制御する。主メモリ５に記憶されているディジタル映
像信号は、読出しアドレスデータに応じて読み出されて
復号器１４に供給される。復号器１４は読み出しクロッ
クパルスを用いてディジタル映像信号をアナログ信号に
変換する。このようにして得られたアナログ映像信号は
プロセス増幅器１５を経て出力端子１６に導かれる。
制御回路１３に加えられ、読出しアドレスデータの発生
を制御する。主メモリ５に記憶されているディジタル映
像信号は、読出しアドレスデータに応じて読み出されて
復号器１４に供給される。復号器１４は読み出しクロッ
クパルスを用いてディジタル映像信号をアナログ信号に
変換する。このようにして得られたアナログ映像信号は
プロセス増幅器１５を経て出力端子１６に導かれる。
図は本発明の一実施例のブロック図である。
Claims (1)
- １ 入力アナログ映像信号をディジタル映像信号に変換
してこのディジタル映像信号を１フィールドの整数倍の
蓄積容量を有するメモリに、前記入力映像信号の同期タ
イミングに応じて作られる書込みアドレスにより記憶し
、読出し基準信号の同期タイミングに応じて作られる読
出アドレスにより読出すことによつて出力映像信号の位
相を前記読出し基準信号と一致させる位相変帰装置にお
いて、前記メモリの前段に設けられた予め定められた遅
延時間を有する映像信号遅延手段と、前記書込みアドレ
スを前記予め定められた遅延時間だけ遅らせる遅延手段
とを具備し、前記入力映像信号と前記読出し基準信号と
の位相差に応じて前記２つの遅延手段を選択的に使用す
るようにしたことを特徴とする位相変換装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53026855A JPS6043707B2 (ja) | 1978-03-08 | 1978-03-08 | 位相変換装置 |
| GB7907458A GB2018064B (en) | 1978-03-08 | 1979-03-02 | Phase locking system for television signals |
| FR7905800A FR2419631A1 (fr) | 1978-03-08 | 1979-03-06 | Dispositif de verrouillage de phase pour signaux de television |
| AU44884/79A AU521476B2 (en) | 1978-03-08 | 1979-03-07 | Phase locking system for television signals |
| DE2909155A DE2909155C2 (de) | 1978-03-08 | 1979-03-08 | Digitale Phasenfangschaltung zur Synchronisierung eines zusammengesetzten Video-Signals mit einem Bezugssignal |
| US06/018,475 US4249198A (en) | 1978-03-08 | 1979-03-08 | Phase locking system for television signals |
| CA000322984A CA1135399A (en) | 1978-03-08 | 1979-03-08 | Phase locking system for television signals |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53026855A JPS6043707B2 (ja) | 1978-03-08 | 1978-03-08 | 位相変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54118723A JPS54118723A (en) | 1979-09-14 |
| JPS6043707B2 true JPS6043707B2 (ja) | 1985-09-30 |
Family
ID=12204883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53026855A Expired JPS6043707B2 (ja) | 1978-03-08 | 1978-03-08 | 位相変換装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4249198A (ja) |
| JP (1) | JPS6043707B2 (ja) |
| AU (1) | AU521476B2 (ja) |
| CA (1) | CA1135399A (ja) |
| DE (1) | DE2909155C2 (ja) |
| FR (1) | FR2419631A1 (ja) |
| GB (1) | GB2018064B (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4389678A (en) * | 1979-10-05 | 1983-06-21 | Nippon Electric Co., Ltd. | Digital time-base corrector for special motion reproduction by helical-scan VTR |
| DE3041898A1 (de) * | 1980-11-06 | 1982-06-09 | Robert Bosch Gmbh, 7000 Stuttgart | Synchronisiersystem fuer fernsehsignale |
| JPS59212891A (ja) * | 1983-05-18 | 1984-12-01 | パイオニア株式会社 | 同期回路 |
| US4593315A (en) * | 1984-05-29 | 1986-06-03 | Rca Corporation | Progressive scan television receiver for non-standard signals |
| US4573080A (en) * | 1984-06-28 | 1986-02-25 | Rca Corporation | Progressive scan television receiver with adaptive memory addressing |
| JPS6141294A (ja) * | 1984-08-02 | 1986-02-27 | Matsushita Electric Ind Co Ltd | 記録再生装置 |
| EP0180450B1 (en) * | 1984-10-31 | 1991-05-22 | Rca Licensing Corporation | Television display apparatus having character generator with non-line-locked clock |
| US4612568A (en) * | 1984-11-05 | 1986-09-16 | Rca Corporation | Burst-to-line-locked clock digital video signal sample rate conversion apparatus |
| US4688081A (en) * | 1985-01-25 | 1987-08-18 | Hitachi, Ltd. | Apparatus for correcting time base error of video signal |
| DE3509623A1 (de) * | 1985-03-16 | 1986-09-18 | Robert Bosch Gmbh, 7000 Stuttgart | Synchronisiersystem fuer farbfernsehsignale |
| US5233420A (en) * | 1985-04-10 | 1993-08-03 | The United States Of America As Represented By The Secretary Of The Navy | Solid state time base corrector (TBC) |
| JPH0636614B2 (ja) * | 1985-05-21 | 1994-05-11 | ソニー株式会社 | 時間軸誤差補正装置 |
| US4680632A (en) * | 1985-07-31 | 1987-07-14 | Rca Corporation | Television display system with flicker reduction processor having burst locked clock and skew correction |
| US4675724A (en) | 1985-09-27 | 1987-06-23 | Ampex Corporation | Video signal phase and frequency correction using a digital off-tape clock generator |
| US5019906A (en) * | 1985-10-17 | 1991-05-28 | Ampex Corporation | Time base corrector memory arrangement and memory control |
| JPS62206976A (ja) * | 1986-03-06 | 1987-09-11 | Pioneer Electronic Corp | ビデオメモリ−の制御装置 |
| NL8600967A (nl) * | 1986-04-17 | 1987-11-16 | Philips Nv | Televisiesignaalgeheugeninschrijfschakeling. |
| KR910001653B1 (ko) * | 1986-05-14 | 1991-03-16 | 미쯔비시덴끼 가부시끼가이샤 | 컬러 영상신호 합성장치 |
| DE3787324T2 (de) * | 1986-06-20 | 1994-03-31 | Sony Corp | Videospeicher. |
| JPH0773367B2 (ja) * | 1987-06-29 | 1995-08-02 | パイオニア株式会社 | 記録情報再生装置 |
| JPH03108887A (ja) * | 1989-09-21 | 1991-05-09 | Matsushita Electric Ind Co Ltd | 映像信号時間軸変換装置 |
| DE4011241B4 (de) * | 1990-04-06 | 2005-06-02 | Micronas Gmbh | Digitale Fernsehsignalverarbeitungsschaltung mit orthogonalem Ausgangstakt |
| JP3091293B2 (ja) * | 1992-01-13 | 2000-09-25 | パイオニア株式会社 | 映像再生速度変換装置 |
| DE69422324T2 (de) * | 1993-03-29 | 2000-07-27 | Koninklijke Philips Electronics N.V., Eindhoven | Speicherarchitektur mit Fenstern zum Bildkompilieren |
| GB2281835B (en) * | 1993-09-08 | 1998-04-22 | Sony Uk Ltd | Method and apparatus for synchronising video signals |
| US5808691A (en) * | 1995-12-12 | 1998-09-15 | Cirrus Logic, Inc. | Digital carrier synthesis synchronized to a reference signal that is asynchronous with respect to a digital sampling clock |
| JP2861901B2 (ja) * | 1995-12-25 | 1999-02-24 | 日本電気株式会社 | クロック位相同期回路 |
| JP2000092348A (ja) * | 1998-09-10 | 2000-03-31 | Mitsubishi Electric Corp | フレームシンクロナイザ |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5320169B2 (ja) * | 1972-04-24 | 1978-06-24 | ||
| US4007486A (en) * | 1974-10-05 | 1977-02-08 | Nippon Electric Co., Ltd. | Phase locking system for television signals using a digital memory technique |
| GB1576621A (en) * | 1976-03-19 | 1980-10-08 | Rca Corp | Television synchronizing apparatus |
| US4109276A (en) * | 1976-03-19 | 1978-08-22 | Rca Corporation | Memory read/write organization for a television signal processor |
-
1978
- 1978-03-08 JP JP53026855A patent/JPS6043707B2/ja not_active Expired
-
1979
- 1979-03-02 GB GB7907458A patent/GB2018064B/en not_active Expired
- 1979-03-06 FR FR7905800A patent/FR2419631A1/fr active Granted
- 1979-03-07 AU AU44884/79A patent/AU521476B2/en not_active Expired
- 1979-03-08 DE DE2909155A patent/DE2909155C2/de not_active Expired
- 1979-03-08 CA CA000322984A patent/CA1135399A/en not_active Expired
- 1979-03-08 US US06/018,475 patent/US4249198A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CA1135399A (en) | 1982-11-09 |
| GB2018064A (en) | 1979-10-10 |
| GB2018064B (en) | 1982-03-31 |
| AU521476B2 (en) | 1982-04-01 |
| FR2419631A1 (fr) | 1979-10-05 |
| DE2909155C2 (de) | 1983-08-18 |
| AU4488479A (en) | 1979-09-13 |
| DE2909155A1 (de) | 1979-09-13 |
| JPS54118723A (en) | 1979-09-14 |
| FR2419631B1 (ja) | 1985-01-25 |
| US4249198A (en) | 1981-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4249198A (en) | Phase locking system for television signals | |
| US4438456A (en) | Time base corrector | |
| US5452022A (en) | Image signal storage device for a still video apparatus | |
| US4792863A (en) | Apparatus for recording still image with random noise minimized | |
| EP0160398A2 (en) | Signal processing apparatus | |
| JPH09182029A (ja) | ジッタ低減回路 | |
| US5239421A (en) | Video signal processing method and apparatus with timebase disturbance correction and dropout compensation | |
| US5084766A (en) | Video signal reproducing apparatus having page rolling prevention | |
| KR100405585B1 (ko) | 비디오 신호 처리 장치 | |
| US4395737A (en) | Video disc slow down processor with reverse color detector/corrector | |
| US4097907A (en) | Method and apparatus for the suppression of switching disturbances | |
| KR0123724B1 (ko) | 동기신호 발생장치 및 이를 이용한 영상신호 처리장치 | |
| JP2558677B2 (ja) | フイ−ルドメモリ装置 | |
| KR950006056B1 (ko) | 영상기록녹화기의 재생 에러 보정장치 | |
| AU576908B2 (en) | Vtr timebase error corrector reference signal generator | |
| JP2517060B2 (ja) | 映像信号処理装置 | |
| KR950000442B1 (ko) | 브이티알의 타임 베이스 콜렉션시 메모리 용량 절약장치 | |
| KR930004339B1 (ko) | 시간축 보정장치 | |
| JPH03167980A (ja) | 同期補正回路 | |
| KR970006304B1 (ko) | 시간축보정장치 | |
| KR950013829B1 (ko) | 영상기록 재생기기의 시간축 보정장치 | |
| JPS5855718B2 (ja) | 時間軸補正装置 | |
| JPH07114485B2 (ja) | 磁気記録再生装置 | |
| JPH03224382A (ja) | 時間軸誤差補正装置 | |
| JPH0292175A (ja) | 映像信号処理装置 |