JPS6279681A - ジヨセフソン接合素子の製造方法 - Google Patents

ジヨセフソン接合素子の製造方法

Info

Publication number
JPS6279681A
JPS6279681A JP60217935A JP21793585A JPS6279681A JP S6279681 A JPS6279681 A JP S6279681A JP 60217935 A JP60217935 A JP 60217935A JP 21793585 A JP21793585 A JP 21793585A JP S6279681 A JPS6279681 A JP S6279681A
Authority
JP
Japan
Prior art keywords
upper electrode
electrode material
substrate
junction
shielding plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60217935A
Other languages
English (en)
Other versions
JPH0513398B2 (ja
Inventor
Nobuo Miyamoto
信雄 宮本
Yoshinobu Taruya
良信 樽谷
Mikio Hirano
幹夫 平野
Shinichiro Yano
振一郎 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP60217935A priority Critical patent/JPS6279681A/ja
Publication of JPS6279681A publication Critical patent/JPS6279681A/ja
Publication of JPH0513398B2 publication Critical patent/JPH0513398B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/01Manufacture or treatment
    • H10N60/0912Manufacture or treatment of Josephson-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はジョセフソン接合素子の製造方法に係り、特に
Nbなど遷移金属、合金、化合物を下部電極とする場合
に、接合酸化膜と上部電極膜の形成に好適なジョセフソ
ン接合素子の製造方法に関する。
〔発明の背景〕
ジョセフソン接合素子は2つの超電導膜を厚さ数nmの
極めて薄い絶縁膜(酸化膜等)で接合した構造で、極低
温(〜4°K)における超電導トンネル現象を応用した
スイッチング素子である。
従来Nb系超電導膜を下部電極としたジョセフソン接合
素子は、減圧酸素雰囲気中で下部電極膜表面を高周波放
電によって酸化して(プラズマ酸化)接合酸化膜を形成
し、引続いて上部電極膜としてpb系超電導膜を真空中
で蒸着して形成されている。この種の装置として関連す
るものには例えば米国特許第3803459号が挙げら
れる。このジョセフソン接合素子の超電導接合電流は、
接合面積と接合酸化膜の厚さに依存し、この膜厚はプラ
ズマ酸化時の酸素濃度、高周波電圧、酸化時間などの条
件によって決まる。従来この装置でジョセフソン接合素
子を形成した場合、同一酸化条件で接合酸化膜を形成し
ても、超電導接合電流が約1桁以上にわたってばらつき
、再現性良く素子を作製できないという問題があった。
これは基板ホルダとその周辺に付着した上部電極材のP
b、 In等が、プラズマ酸化時に下部電極表面の接合
酸化膜形成部分に飛着するためである。
〔発明の目的〕
本発明の目的は、ジョセフソン接合素子の下部電極上に
接合酸化膜を形成する際に、上部電極材が下部電極上に
飛着することを防止し、超電導接合電流の再現性を高め
得るジョセフソン接合素子の製造方法を提供することに
ある。
〔発明の概要〕
本発明においては、上部目的を達成するため、上部電極
を蒸着する際に基板部分以外を遮蔽板で用い、接合酸化
膜を形成する際はこれを除去し、プラズマ酸化時の上部
電極材による下部電極表面の汚染を防止して、超電導接
合電流の再現性が良いジョセフソン接合素子を作製する
〔発明の実施例〕 本発明による実施例を以下に示す。下部電極をN b 
N膜、接合酸化膜をNbの酸化膜および上部電極をPb
−Au−In合金膜とするジョセフソン接合素子を作製
した。基板としてSiウェハを用い、この上にNbN膜
をスパッタ法により通常の条件で形成した。こののち、
プラズマエツチング法によりNbN下部電極パターンを
形成し、フォトレジストで上部電極用のパターンを形成
した。次いでNbN下部電極膜表面に接合酸化膜を形成
し、さらにPb−In上部電極膜を真空蒸着により通常
の条件で形成した。そして基板を装置から取り出し、フ
ォトレジストを有機溶剤で溶解することにより、上部電
極パターン部以外のフォトレジスト上に蒸着されたPb
−An−In膜を除去して、pb−Au−In上部電極
パターンを形成し、ジョセフソン接合素子を完成した。
次に接合酸化膜の形成方法について詳細に説明する。こ
こで本発明に用いた薄膜形成装置の構造を第1図に示す
。図において1は高周波電極で、ここに2の基板ホルダ
と共に3の基板を取付ける。4はプラズマ酸化時のガス
導入口、5は蒸着時の膜厚モニタである。6は基板にの
み蒸着されるよう開口部を設けた可動遮蔽板で、上部電
極蒸着時は基板ホルダを覆い、プラズマ酸化時は6′の
位置に移動する。7は蒸着時のシャッタ、8は蒸発源カ
バーで基板方向と膜厚モニタ方向に開口部を設け、装置
の内壁等に上部電極材が蒸着されないようにしている。
9は上部電極蒸着用ボート、1oは真空排気装置である
。接合酸化膜の形成は、まず基板を高周波電極に取付け
、真空排気することがら始まる。そして5X10−5P
a以下まで真空排気したのち、ガス導入口よりアルゴン
ガスを1.33Paの圧力まで導入し、高周波電極に5
0V、、の電圧を印加して30分間放電して基板表面の
清浄化(スパッタクリーニング)を行なった。次いで酸
化ガスとアルゴンガスを混合して1.33Paの圧力ま
で導入した。このとき酸化ガス分圧は5.6〜16.8
mPa範囲で設定した。そして50 V P−、の印加
電極で20分間放電し、NbN下部電極膜表面に接合酸
化膜を形成した。これらの放電を行うときは、遮蔽板と
膜厚モニタ部に蒸着されている上部電極材が放電プラズ
マにさらされないようにした。
すなわち基板ホルダ2には後に述べるように上部電極材
が被着することのないようにしているので基板ホルダ2
から上部電極材が下部電極表面に飛着することがない。
引続いて遮蔽板を6の位置に戻して、基板以外を覆った
のち上部電極蒸着用ボートを用いてPb−Au−Inを
7X10−5Pa以下の真空中で基板ホルダに上部電極
材が被着ないよう蒸着した。以上のようにして作製した
N b N−Nb酸化膜−(Pb −Au −I n)
ジョセフソン接合素子の超電導接合電流を液体ヘリウム
温度中で測定した。その結果、第2図にプラズマ酸化条
件のうち酸素ガス分圧を変えた場合の接合電流密度の変
化を示すように、11の本発明により作製した素子の接
合電流密度の最高値と最低値の差を、同一酸素ガス分圧
下で2倍以内に納めて、再現性良く素子を作製できるこ
とが分かった。一方、12の従来法による場合は、1桁
以上の差があった。
ここで酸化放電後の下部電極膜表面の汚染状況をオージ
ェ電子分光法で調べた。その結果、従来法による場合下
部電極膜表面がらpbとInが検出され、基板ホルダに
蒸着された上部電極材のPbとInが高周波放電によっ
て基板に再付着していることが分かった。本発明による
場合は、これら上部電極材はまったく検出されず、本発
明の遮蔽板の効果を確認した。
〔発明の効果〕
本発明によれば、実施例において述べたごとく基板ホル
ダに上部′電極材が蒸着されないようにして、高周波放
電時に上部電極材が下部電極表面に飛着することを防止
するようにしている。従ってジョセフソン接合素子、特
にNb系金属を下部電極とし、Pb系合金を上部電極と
する素子の作製において、超電導接合電流の最高値と最
低値の差を従来の1桁以上から2倍以内に納めることが
可能となり、接合電流の再現性向上に有効である。
【図面の簡単な説明】
第1図は本発明の一実施例において用いたNb系ジョセ
フソン接合素子薄膜形成装置の概略説明図、第2図は接
合酸化膜形成時の酸素ガス分圧と超電導接合電流の関係
を示す図である。 1・高周波放電電極、2・・基板ホルダ、3・・・基板
、4 ガス導入口、5 可動遮蔽板、6・膜厚モニタ、
7 シャッタ、8・・蒸発源カバー、9−上部電極蒸着
用ボーl〜、10・真空排気装置、11・・本発明によ
る素子の特性、12 ・従来法による素子の特性

Claims (1)

    【特許請求の範囲】
  1. 1、基板ホルダに保持された所定基板上に下部電極材を
    形成する工程、該下部電極材表面に接合酸化膜を形成す
    る工程、該接合酸化膜上に上部電極材を形成する工程を
    有するジョセフソン接合素子の製造方法において、前記
    上部電極材を形成する工程は基板ホルダを所定の遮蔽板
    で覆って行い、前記接合酸化膜を形成する工程は該遮蔽
    板を除去して行うことを特徴とするジョセフソン接合素
    子の製造方法。
JP60217935A 1985-10-02 1985-10-02 ジヨセフソン接合素子の製造方法 Granted JPS6279681A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60217935A JPS6279681A (ja) 1985-10-02 1985-10-02 ジヨセフソン接合素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60217935A JPS6279681A (ja) 1985-10-02 1985-10-02 ジヨセフソン接合素子の製造方法

Publications (2)

Publication Number Publication Date
JPS6279681A true JPS6279681A (ja) 1987-04-13
JPH0513398B2 JPH0513398B2 (ja) 1993-02-22

Family

ID=16712009

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60217935A Granted JPS6279681A (ja) 1985-10-02 1985-10-02 ジヨセフソン接合素子の製造方法

Country Status (1)

Country Link
JP (1) JPS6279681A (ja)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IBM.J.RES.DEVELOP=1980 *

Also Published As

Publication number Publication date
JPH0513398B2 (ja) 1993-02-22

Similar Documents

Publication Publication Date Title
US5418213A (en) Method for forming continuous oxide superconducting layer having difference thickness portions for superconducting device
EP0013130A1 (en) Method of producing Josephson elements of the tunneling junction type
JPS59138390A (ja) 超電導スイツチング装置
CA2025800C (en) Silver metal electrode on oxide superconductor
JPS6279681A (ja) ジヨセフソン接合素子の製造方法
JPS5978585A (ja) ジヨセフソン集積回路
JP2682136B2 (ja) ジョセフソン素子の製造方法
Inoue et al. Nb/AlO x/Nb Josephson Tunnel Junctions Using Electron Beam Evaporation
JPH0494179A (ja) 酸化物超伝導薄膜デバイスの作製方法
JPS6237530B2 (ja)
JPS6258676B2 (ja)
JPH03124077A (ja) 超電導素子の作製方法
JPS63283179A (ja) ジョセフソン接合素子の製造方法
JPH0828538B2 (ja) 超電導薄膜パタンの形成方法
JPS613481A (ja) トンネル型ジヨセフソン素子及びその作製方法
JPS6167975A (ja) ジヨセフソン接合素子の製造方法
JPS61144892A (ja) シヨセフソン集積回路の製造方法
JPS5827385A (ja) ジヨセフソン素子の製造方法
JPS605235B2 (ja) ジヨセフソン接合素子の製造方法
JPS61208879A (ja) ジヨセフソン集積回路の製造方法
JPS61278181A (ja) ジヨゼフソン素子の作成方法
JPS587890A (ja) トンネル形ジヨセフソン接合素子の製造方法
JPS60148178A (ja) トンネル形ジヨセフソン接合素子及びその製法
JPS60208874A (ja) ジヨセフソン接合素子の製造方法
JPS6147679A (ja) ジヨセフソン接合素子の作製方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term