JPS6280198A - プロペラ シンクロフエ−ザ及びモ−ド論理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は複数のプロペラにより駆動される航空機に係り
、特に従プロペラを主プロペラと同じ速度及び位相に制
御するシンクロフェーザに関する。

従来の技術及びその問題点 シンクロフェーザは複数のエンジンプロペラにより駆動
される航空機に使用されて主プロペラと各々の従プロペ
ラとの間に選択された位相角関係を維持する。「シンク
ロフェーザ」なる語は全てのプロペラを同−速度で動か
すことを意味する語「シンクロナイザ」と、プロペラが
同一速度で維持されるのみならず互いに正確な位百関係
を保って駆動されることを意味する語「フェーザ」とに
よる合成語である。プロペラが「シンク「】フェーズ」
されると航空機胴体が受ける音響ノイズ及び振動は最小
になる。プロペラ　シンクロフェーザは所定の従プロペ
ラの相対的位相角をそのプロペラの速度を変調すること
により維持する。シンク０フエーザが最初操縦者によっ
てオンにされた際、シンクロフェーザは、従プロペラ速
度が主プｂベラ速度と著しく異なっていると従プロペラ
に著しい速度遷移を与えなければ位相をうまく制御する
ことができない。

本発明の目的はプロペラ　シンクロフェーザのこの初期
速度遷移の問題を簡単かつ効果的に解決するにある。

問題点を解決するための手段 本発明は、操縦者がスイッチオンした際従プロペラの速
度を制御された一定速度に数ＰＰＭの誤差範囲内で速や
かに一致させ主プロペラと従プロペラの位相を周期的に
一致させる速度制御手段と、主プロペラと従プロペラと
の間の速度差及び位相差の両者が選択された値以下にな
った場合速度制御手段からｔＩｌｌｒＩＪを引継ぎ、従
プロペラの速度を制御して主及び従プロペラ間に選択さ
れた位相関係を従プロペラの速度遷移効果が最少になる
ように形成する位相制御手段とを有する従プロペラ　シ
ンクロフェーザを提供する。

本発明はまた操縦者がスイッチオンした直後の初期制御
期間内において速度誤差信号の絶対値を−しニタし、こ
れが選択された値より小になったことを確認して位相モ
ード許可信号を出力し、位相モード許可信号の継続的存
在に応じて位相誤差信号の大きさが選択された絶対位相
差値より小さいある絶対値に達したことを示す位相モー
ド切換信号を出力し、これにより速度制御手段をディス
エーブルしまた位相Ｉ１１１手段をイネーブルして従プ
ロペラの位相を主プロペラに対し所望の位相位置に合わ
せるシンクロフェーザモード論理装置を提供する。上記
モード論理装置に供給される速度誤差信号はろ次遅れ回
路によりろ波されて誤った信号レベルが除去される。

本発明ではまた上記モード論理装置は速度制御モードか
ら位相制御モードに制御モードが切換った際速度誤差信
号の絶対値が所定値を超えると速度制御手段を再びイネ
ーブルすると同時に位相制御手段をディスエーブルする
（イネーブルされていた場合）手段をも含む。

本発明ではさらにモード論理装置が応答する位相数差信
号はろ次遅れ回路によってＰ波される。

そこで、操作者が始めにシンクロフェーザをスイッチオ
ンして電源を入れるとまずシンクロフェーズは速度モー
ドで動作する。モード論理装置は信号中の雑音が望まし
くないモード切換作用をなすことがないように速度誤差
信号をＰ波して使用する。速度モードでは速度を合わせ
るのに後で位相制御手段でも使われるのと同一の積分器
が使われる。速度誤差に等しい速度差はゼロにはされヂ
例えば２ＰＰＭ等、ある選択された値に制御される。位
相誤差の時間変化率は速ｒ１！誤差に比例するもので位
相誤差はゼロクロシングを周期的になす。

例えば２ＲＰＭの速度誤差は毎秒１２度の位相誤差時間
変化率に等しい。位相角変の時間変化率はその際ゼロク
ロシングか比較的頻繁に生じるように選択される。速度
差がある選択された値より小さくまた位相誤差の絶対値
が選択された位相差より小である場合シンクロフェーズ
の制御は速度モードから位相モードに切換えられる。速
度モードから位相モードへのモード切換を生じる位相誤
差の値は比較的小さい。その結果、位相誤差がビ０でな
いことに起因する遷移効宋は最小になる。

位相のゼロクロシングは比較的頻繁に生じるので迅速な
モード切換がなされ、このため切換は非常に迅速になる
。さらに、位相モードに入った後で大きな擾乱があると
速度誤差は選択されたＲＰＭ値を超えを行なつてもよい
ことをあらわす許可信号これに応じてモード論理装置は
速度モードに復帰する。

本発明ではシンクロフェーズを実行する迅速でａ接的な
方法を提供し、従来の技術に対する著しい改良を与える
。さらに、モード切換による遷移効果が除去されるので
シンクロフェーズシステムに対する操Ｉ１者の信頼が向
上する。

実施例 本発明のこれらの及び他の目的、特徴及び利点は以下の
図面を参照した最良の実施例についての詳細な説明より
明らかとなろう。

第１図は本発明によるシンクロフェーザ制御回路１０の
概略的ブロック系統図である。シンクロフェーザは本発
明の一部であるシンクロフェーザモードロジック１６が
ライン１４を介して供給されるモード選択信号により制
御されるモードスイッチ１２の位置により２つのモード
で動作される。

以下詳細に説明する第２図のフローチャートはモードス
イッチ１２の位置を決定するライン　１４上の信号値を
決定するためにモードロジックが実行づ゛る論理ステッ
プを示している。

第１図を参照するに、シンクロフェーザ１０は主プロペ
ラ及び制御されている従プロペラ間の感知された位相差
をあらわすライン１７上の位相差信号に応答する。ライ
ン１７上の位相差信号及びライン１７の上の一定基準位
相差信号とは加口接続点１７ｂで加算されてライン２０
に位相誤差信号を出力する。第３図に示す如ぎ一次遅れ
回路である位相誤差Ｐ波器１８はライン２０上の位相誤
差信号に作用する。ライン２２上のＰ波された位相誤差
信号は第１の比較増幅器２４及び第２の比例増幅器２６
へ供給され、各々の増幅器からはモードスイッチ１２に
供給される信号がライン２８及び３０に出力される。図
ではモードスイッチは速度モードに切換えられた状態で
示しである。シンクロフェーザは通常操縦とがシンクロ
フェーザをスイッチオンした直後の初期化の開始時にこ
の状態になっている。（位相の時間変化率は速度差に比
例するためシンクロフェーザは速度差が比較的小さくな
いと位相をうまく制御できない。このため従プロペラ速
度がまず制御される。）シンクロフェーザ１０はまた主
プロペラ速度と制御された従プロペラ速度の差をあらわ
すうイン３２上の速度誤差信号にも応答する。ライン３
２上の速度誤差信号は加算接続点３４でライン３６上の
一定速度差信＠（例えば一の実施例では２ＲＰＭに相当
する信号）と加算され、これにより従プロペラは主プロ
ペラに対し一定の速度差で制御されるようになる。この
速度差は通常数ＲＰＭであり主プロペラと従プロペラの
位相が周期的に同期し、その結果速度制御モードから位
相制御モードへの切換が相当に迅速に行なえるようにな
る。

ライン３８上の加葬された信号は比例増幅器４０に供給
されて増幅され、ライン４２を経てモードスイッチ１２
に供給される。前と同様に、七−ドスイッチが初めにモ
ードロジック１６により速度上−ドに設定されていると
すると、シンクロフェーザ１０はこのようにまず従プロ
ペラの速度を制御して主プロペラの速度に対し誤差が数
Ｒ，ＰＭ内に収まるように合わせる。制御積分器４４は
ライン４２上の増幅された加算信号に応答して積分制御
信号を出力する。この積分制御信号は制限器４８で制限
され制御範囲が限定された積分信号としてライン５０を
介して加ｐ接続点５２へ供給され、加算接続点５２から
はライン５４を介して従プロペラの速度基準信号をバイ
アスするシンクロフェーザ出力信号が出力される。

シンクロフェーザ１０は最初は従プロペラの速度を制御
してこれを主プロペラの速度に近づけるが、一方本発明
によるシンクロフェーザモードロジック１６はライン２
２上の一波位相誤差信号及びライン６０上のＰ被速度誤
差信号をモニタして従プロペラ位相が所望の位置に十分
近いかまた従プロペラ速度が主プロペラ速度に十分近い
かを判定し、その結果に従って従プロペラ速１αを急増
又は急減し、所望の位相関係を著しい遷移効果を生じる
ことなく達成する。速度誤差Ｐ波器６２はライン３２上
の速度誤差信号に応じてライン６０にＰ被速度誤差信号
を出力する。第４図はろ次遅れ回路を詳細に示す。勿論
他の形式のＰ波器を使うこともできるし、Ｐ波器を全く
使わなくてもよい。

第２図は第１図のモードロジックが実行する論理ステッ
プを詳細に示すフローチャートである。

フローチャニドのルーチンは入口ステップ７０で始まり
、次にステップ７２で第１図のシンクロフェーザ１０が
速度モードになっているか否かの判定がなされる。シン
クロフェーヂが速度モードになっていれば次に判定ステ
ップ７４が実行されてライン６０上のＰ被速度誤差信号
の絶対値が所定のＲＦ’Ｍ、例えば４ＲＰＭより小であ
るか否かが判定される。−被速度誤差信号の絶対値が選
択された所定のＲＰＭ値より小でない場合は出ロスデツ
プ７６でフローチャートのルーチンは終了され、これら
の論理ステップは後でまた実行される。一方、Ｐ被速度
誤差信号が選択されたＲＰＭより小である場合従プロペ
ラは主プロペラに対して正しい位相関係を維持すべく速
度が変調された位置になっている。これはステップ７６
ａで第１図のライン２２の一波された位相誤差信号をチ
ェックして図示の実施例の場合であれば従プロペラの現
在位置と所望の位置との間の差が９°より小であるか否
かを判定することでチェックへれる。この条件が満され
ていない場合は前記のようにステップ７６でルーチンは
終了する。一方位相系差が９゜より小である場合（この
値はこの実施例に限っての値であり、一般に位相誤差は
任意の小さな値に選択できる）、シンクロフェーサ２モ
ードスイツチ１２は速度モードから位相モードへ切換え
られ、出口ステップ７６でルーチンは終了し、さらに論
理ステップはまもなく再び実行される。

一方、位相モードへの切換の後輪理ステップを再び実行
するとステップ７２でシンクロフェーザが速度モードに
ないことが検出される。その場合、ステップ７４が実行
されるかわりにステップ８０が実行されてライン６０の
Ｐ被速度誤差信号の絶対値が選択された速度誤差例えば
７　Ｐ　Ｐ　Ｍより人であるか否かが判定される。結束
が否であればステップ７６の出口に分岐する。一方、結
果が正であれば速度差が増大していて位相モード制御を
継続すると望ましくない遷移を生じる状態にあることを
意味する。そこで速度モードへ戻る切換えがステップ８
２″ｃなされ、シンクロフェーザは位相モードへ復帰す
る前に低速の誤差をもう一度生じる。このようにして第
１図のモードロジック１６は著しい速度遷移を防止する
。

第１図に戻って、モートス、イッチ１２は速度モードに
なっているものとする（ステップライン８３、．８！５
で示すよ１うに）。さらに、モードロジックは所定（ｉ
ｉ（例えば４ＲＰＭ）より小さい速度誤差を検出してお
り、またシンクロフェーザはまだ速度黒−ドでｆ７１作
していて位相誤差を所定値（例えば９°）より小に抑え
ようとしているとする。モードロジック１６は第２図の
論理ステップ７０．７２，７４、７６ａ及び７６を位相
誤差が選択された値（例えば９°）より小に低下するま
でくりかえし実行する。一方位相誤差の上記の低下が生
じるとステップ７８で位相モードへの切換えがなされ、
第１図のモードスイッチ１２は第１図に破線８４，８６
で示す位置へ切換えられる。

シンクロフェーザは次いで主プロペラに対する従プロペ
ラの位相の比例積分制御信号を継続的に供給し続ける。

ライン８８の比例信号は速度制御回路で使用したのと同
じ積分器４４及び制限器４８を使用したライン５０の積
分信号と結合される。

勿論、第１図〜第４図に数示したと同一の檄能を行なう
他の回路及び論理ステップを設計することもできる。

第５図は従来のシンクロフェーザに付随する従プロペラ
速度変化の望ましくないモードサイクリングの例を示す
波形である。このモードサイクリングは主プロペラと従
プロペラとの間の位相誤差が比較的大きい場合にシンク
ロフェーザが従プロペラの速度を制御しようとする際′
に生じる。第５図（ａ＞は従来のシンクロフェーザが第
５図（ｂ）にポリような速度モニドと位相モードとの間
で速・く振動しながら切換えられる際に生じる速度バイ
アス出力信号を示１゜第５図（ｂ）のモードサイクリン
グは高レベルの速度モード信号と低レベルの位相モード
信号によって示されて・いる。このようなモードサイク
リングはシンク・ロフエーザが時間ｔ１において太き”
な正の位相誤差、今の例ではほぼ＋１８０°に達する位
相誤差のもとて切換えを行なう際に誘起される。さらに
、位相誤差が位相モードへの切換えの直前に一１８０°
から＋１８０°に遷移していることに注意が必要である
。ただし、これはその時点でシンクロフェーザが速度モ
ー□ドになっているため速度バイアス出力には影響しな
い。位相モードへの切換えが最初に時間ｔ１．で生じる
と大きな正の位相誤差のため第５図（ａ）に示すような
速度バイアス出力の大幅な急減が生じ、またこのような
急減は第５図（ｄ）の従プロペラ速度にも生じる。この
従プロペラ速度の大幅な減少は従来のシンクロフェーザ
に位相モードから元の速度モードへの逆方向に切換えを
生じていた。この速度モードと位相モードとの間のサイ
クリングは位相誤差が非常に小さくなるまで継続する。

本発明の目的はかかる速度が遷移する問題を回避するに
ある。第６図に示ず如く、本発明によるシンクロフェー
ザは第６図（ａ＞に見られるようなはるかに滑らかな速
度バイアスを与える。第６（ｂ）図の速度モードから位
相モードへの切換えは第５図（ｂ）図の従来技術の同様
な場合と異なりモードサイクリングを受けない。第１及
び第２図のモードロジックは速度誤差と位相誤差、の両
方が比較的小さくなければ速度モードと位相モードとの
切換を１じないで第６ｍ（ｂ＞に示した速度モードから
位相モードへの切換えは第６図（ｃ）及び（ｄ）で示し
たように時間ｔ２で示したような位相及び速度誤差が比
較的低いレベルである間でしか生じない。

本発明実施例として特に選んだ第１図のブロック系統図
で示した装置の動作はハードウェアによってもソフトウ
ェアによっても実現することができる。

さらに、本発明を以上最良の実施例について説明したが
、本発明の思想及び酋旨内で様々な変形。

省略、追加を細部に対して行なうことができる。

本発明は複数の１６ペラを有する航空機のための改良さ
れた従プロペラ　シンクロフェーザ及び七−ドロジック
を開示する。千プロペラに対し少なくとも一の従プロペ
ラが対応し、従プロペラの速度及び位相は主プロペラに
対応して制御“される。′制御の際従プロペラの速度が
まず主プロペラの速度に対して選択された一定のＲＰＭ
内に゛し制御され、この結果、主プロペラと従プロペラ
の位相は角期的に合致するようになる。次いで選択され
た絶一対値よりも小さい絶対値を有する位相差信号が存
在する状態で、従プロペラの速度を制御して行なう位相
制御に切換えられる。このようにして主プロペラと従プ
ロペラとの間に選択された位相差関係が従プロペラ速度
に生じる遷移効果を最小限に止めつつ形成される。

【図面の簡単な説明】

第１図は本発明によるシンクロフェーザ制御回路の概略
的ブロック系統図、第２図は本発明によるシンクロフェ
ーザのモードロジックの論理ステップを示す甲純化した
フローヂャート、第３図はろ次遅れ速度誤差Ｐ波器の概
略的ブロック系統図、第４図はろ次遅れ位相誤差Ｐ波器
の概略的ブロック系統図、第５図は従来のシンクロフェ
ーザで生じていたモードサイクリング及び速度遷移現象
を示す波形図、第６図は本発明によるシンクロフェーザ
により生じる動作の改良を示す第５図と同様な波形図で
ある。 １０・・・シンクロフェーザ、１２．３４，４０゜４４
・・・速反制御手段、１２．１７ｂ、２４．２６゜４４
．５２・・・位相制御手段、１４・・・切換信号、１６
・・・モードロジック、１７．１７ａ・・・位相差信号
、２０・・・位相誤差信号、３２．３６・・・速度差信
号、５４・・・速度バイアス信号。 特許出願人　ユナイテッド　チクノロシーズＩＧ　　２ ＦＩＧ　３　　　　　　　　　ＦＩＧ　４ζ　　　　　
　　′４　　　　　　　　　ｓ　　　　　　　改η 場

Claims (5)

【特許請求の範囲】
1. （１）主プロペラと、主プロペラと協働する少なくとも
   一の従プロペラとよりなる複数のプロペラを有する航空
   機において、従プロペラの速度と位相を主プロペラに対
   して制御する改良された従プロペラシンクロフェーザ（
   １０）であつて、感知した主プロペラ速度信号と感知し
   た従プロペラ速度信号の大きさの差をあらわす従プロペ
   ラ速度誤差信号（３２）と、主プロペラと従プロペラと
   の間の選択された一定の速度差をあらわす一定の速度差
   信号（３６）とに応じて速度バイアス信号（５４）を出
   力して従プロペラの速度を主プロペラに対して該選択さ
   れた一定の速度差に制御し、主プロペラと従プロペラの
   位相差を周期的に合致させる速度制御手段（３４、４０
   、１２、４４）と； 該速度誤差信号（３２）が選択された速度信号絶対値よ
   り小になり、さらに主及び従プロペラ間の位相差と主及
   び従プロペラ間の選択された位相差との間の位相誤差が
   選択された位相差絶対値よりも小であって主プロペラと
   従プロペラとの位相差をあらわす従プロペラ位相差信号
   （１７）と一定の基準位相差信号（１７ａ）との差をあ
   らわす位相誤差信号（２０）が所定の選択された位相誤
   差信号の絶対値よりも小さい絶対値を有する場合、該従
   プロペラ位相差信号（１７）に応じて従プロペラの速度
   を制御し、速度バイアス信号（５４）を出力して主及び
   従プロペラ間に該選択された位相差を遷移効果を最小に
   しつつ与える位相制御手段（１７ｂ、２４、２６、１２
   、４４、５２）とよりなることを特徴とするシンクロフ
   ェーザ。
2. （２）該速度誤差信号（３２）に応じて、該速度誤差信
   号の絶対値が選択された速度信号絶対値よりも小さく速
   度モードから位相モードへの切換えを行なつてもよいこ
   とをあらわす許可信号を出力し、また位相誤差信号（２
   ０）に応じて該位相誤差信号の大きさが該選択された位
   相誤差信号の絶対値よりも小さいことを示す位相モード
   切換信号（１４）を出力し、さらに該切換信号に応じて
   速度制御手段をディスエーブルしまた位相制御手段をイ
   ネーブルするモード論理装置（１６）を含むことを特徴
   とする特許請求の範囲第１項記載のシンクロフェーザ。
3. （３）該モード論理装置が応答する速度誤差信号はろ波
   されていることを特徴とする特許請求の範囲第２項記載
   のシンクロフェーザ。
4. （４）該モード論理装置は該位相制御手段がイネーブル
   された後速度誤差信号が選択された所定の大きさを超え
   ると速度誤差信号に応じて速度制御手段を再びイネーブ
   ルしまた位相制御手段をディスエーブルする手段をさら
   に含むことを特徴とする特許請求の範囲第２項記載のシ
   ンクロフェーザ。
5. （５）位相制御手段が応答する位相差信号（１７）はろ
   波されていることを特徴とする特許請求の範囲第１項記
   載のシンクロフェーザ。