JPS6280698A - 電子楽器の出力装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ この発明は、複数の発音ラインと、複数の出力端子を有
して、各発音ラインからの楽音信号を上記複数の出力端
子に所定の関係で対応させて出力させるようにした電子
楽器の出力装置に関する。

［従来技術Ｊ 従来の電子楽器の出力装置でパラレルアウト回路と呼ば
れるものは、第３図に示される様な回路構成であり、マ
イコン等の制御回路ｌは、楽音発生回路２に対して、音
色、発音岡波数、発音の０Ｎ１０ＦＦ、出力ライン等を
指示する。また楽音発生回路２は、この指示に従い、音
色を指定の、例えば４つのライン１〜４に出力する。各
ライン１〜４は、フィルタ等のアナログ回路３−１〜３
−４であり、各々は、固定の出力ジャック等から成る出
力端子ＯＵＴ　１〜０ＵＴ４へ、夫々一対一の対応関係
をもって接続されている。

［従来技術とその問題点］ 従って、各出力端子ＯＵＴ　１〜４から出力される楽音
は、モノラル出力となり、特定の音色を、複数確定して
特定の１つの出力端子からポリフォニック的な複数の楽
音として出せないという欠点があった。

し発明の目的」 本発明は、ある音色を、複数指定すると、特定の１゛７
）出力端子より複数の音色の楽音として出力されるよう
にした電子楽器の出力装置を提供することを目的とする
。

［発明の要点］ この発明は上述した目的を達成するために、複数の発音
ラインからの各楽音信号を複数の出力端子のうち何れの
ものに出力（分配）させるかを制御するようにして、１
つの出力端子から指定される複数の楽音を出力させるよ
うにしたことを要点とするものである。

［第１実施例］ 以下、第１図により本発明の第１実施例を説明する。

図中、制御回路１１、楽音発生回路１２、アナログ回路
１３−１−１３−４．０ＵＴＩ　〜０ｔｌＴ４４ｉ第３
図に示した従来例と同一のものを示しており、制御回路
１１は楽音発生回路１２に対し、発音すべき楽音の音色
１発音周波数の各指定や、キーのＯＮ、ＯＦＦに応じた
０Ｎ１０ＦＦ信号、４つのライン１〜４のうち何れのラ
インから楽音を発生するかの指定を行うかを決定する。

楽音発生回路１２には４つのライン１〜４に夫々対応し
たアナログ回路１３−ｌ−１３−４（何れもフィルタ等
から成る）が接続されて、楽音発生回路１２から制御回
路１１によって指定された何れかのラインのアナログ回
路１３−１〜１３−４に楽音信号が入力される。そして
アナログ回路１３−１−１３−４の各出力は夫々、対応
するアナログＳＷ（スイッチ）１４−１〜１４−４に接
続されている。

このアナログＳＷＩ　４−１−１４−４は夫々、制御回
路１１から２ビツトの制御信号Ｓ−１〜Ｓ−４を与えら
れており、而してこれら制御信号Ｓ−１−５−４は共に
、その内容が「００」のときには各アナログ５Ｗ１４−
１−１４−４の出力を加算回路１５−１に出力するよう
に制御し、同様にその内容が「０１」、ｒｌＯＪ、ｒｌ
　ＩＪのときには、夫々、各アナログ５Ｗ１４−２〜１
４−４の出力を夫々、加算回路１５−２または加算回路
１５−３または加算回路１５−４に出力するよう制御す
る。

即ち、これら制御信号Ｓ−１−Ｓ−４はアナログ回路１
３−１−１３−４の出力を加算回路１５−１〜１５−４
の何れに分配するかを制御する信号である。そして各加
算回路１５−１〜１５−４には夫々、出力端子ＯＵＴ　
１〜０ＵＴ４が夫々、対応して接続されている。また各
加算回路１５−１−１５−４は共に、アナログ５Ｗ１４
−１〜１４−４を介し与えられたアナログ回路１３−１
〜１３−４からの各楽音信号を加算して対応する出力端
子０１丁１〜０ＵＴ４に出力するものである。

したがって加算回路１５−１−１５−４の夫々に、アナ
ログ回路１３−１−１３−４からの信号が２以上入力し
たときには、対応する出力端子ＯＵＴ　１〜０ＵＴ４か
ら複数の楽音信号を出力させることになる− 次に動作を説明すると、鍵操作前に複数の音色等を各ア
ナログ回路１３−１〜１３−４に対し、プリセットして
おく。

次に制御回路１１から「００」〜ｒｌ　ＩＪのうちの何
れかの信号を出力させるためのスイッチによるプリセッ
ト操作を行う。

次に演奏を開始し、あるキーをオンすると制御回路１１
からその操作信号が楽音発生回路１２に送られて、楽音
発生回路１２はアナログ回路１３−１〜１３−４に対し
、プリセット操作された内容に応じた音色の楽音信号を
夫々、対応するアナログ回路１３−１−１３−４に送る
。

そして、アナログＳＷＩ　４−１に例えば「００」の信
号Ｓ−１，アナログ５Ｗ１４−２．５Ｗ１４−３．１４
−４には夫々、ｒｏ　１Ｊの信号Ｓ−２、Ｓ−３、Ｓ−
４が、入力されていたとすると、加算回路１５−１では
ライン１の音色をもった楽音信号が出力端子０１ｌＴ　
ｌからモノラルの楽音信号として放音され、他方、出力
端子０［ＪＴ２からは、３つの異なる音色の楽音信号が
夫々アナログ回路１３−２．１３−３．１３−４から送
られてきて加算され、その混合信号が出力端子０Ｌ１７
２から出力される。

他方、出力端子０ＵＴ３からは、上記信号Ｓ−３が「１
０」として出力されると、その音色の信号がモノラルで
出力され、また出力端子０ＵＴ４からは。

上記信号Ｓ−４がｒｌ　ＩＪとして出力されると。

同じくその音色の信号がモノラルで出力される。

こうして、制御回路１１からの信号Ｓ−１〜Ｓ−４を自
由に切換設定することで各出力端子０ＵＴＩ〜０ＵＴ４
からの楽音をモノラルのみならず、混合状態で出力させ
ることができる。

［第２ス：、”′・５嗜］ 次に：ｔＳ２図により第２実施例を説明する。なお第１
図の第１実施例と同一部分は同一番号を付して説明して
省略す。

アナログ回路１３−１−１３−４からマルチプレクサ２
１の入力端子Ｏ〜３に入力するものは各楽音信号であり
、而して、マルチプレクサ２１は、４進カウンタ２２が
「ＯＯ」　「Ｏｌ」　「１０Ｊ　　ｒｉｍｌの４進動作
を行うとき、各アナログ回路１３−１−１３−４からの
楽音信号克１４次選択して取り込み、この各楽音信号を
時分割的にデマルチプレクサ２７に与える。

同様に４進カウンタ２２の内容が「１」、「２」、「３
」のときには夫々、アナログ回路１３−１．１３−３．
１３−４の各楽音信号をデマルチプレクサ２７へ与える
。

４進カウンタ２２はシステムにクロックφにより駆動さ
れて動作し、その２ビツト出力はまた、比較器２３の一
端に入力する。この比較器２３の他端には制御回路１１
からの入力ライン指定データ（２ビット信号：出力端子
０ＵＴＩ〜０ＵＴ４の何れかを選択させる信号）が入力
し、比較される。そしてその比較信号はゲート２４−１
．２４−２を直接ゲート制御するほか、インバータ２８
を介しゲート２５−１．２５−２をゲート制御する。

またゲート２４−１．２４−２を介し２ビツトの出カラ
イン格定データが、システムクロックｐにより駆動され
るシフトレジスタ２６に入力している。このシフトレジ
スタ２６は４段のシフトレジスタから成り、時分割処理
的なシフト動作を行う、そしてシフトレジスタ２６の出
力はゲート２５−１．２５−２を介しシフトレジスタ２
６に帰還されるほか、デマルチプレクサ２７の入力端子
Ａ、Ｈに入力する。そしてこのデマルチプレクサ２７は
入力信号の内容を判断してライン１〜４に炬当する出力
端子Ｏ〜３から判断信号を出力し、対応する出力端子Ｏ
ＵＴ　ｔ〜Ｏｕ′ｒ４へ送出する。なお、４進カウンタ
２２とシフトレジスタ２６は同期動作している。またシ
フトレジスタ２６の２ビツト出力はゲート２５−１．２
５−２を介しシフトレジスタ２６に循環入力する。

次にこの第２実施例の動作を説明する。先ず、第１実施
例同様なキー操作を行う、但し、制御回路１１は比較器
２３に対しマルチプレクサ２１から特定のコモン信号を
指定するためのライン（θ〜３に対する）の２ビツトデ
ータを出力する。またゲート２４−１．２４−２を介し
出力ラインを指定する２ビット信号をシフトレジスタ２
６へ入力させている。

４進カウンタ２２は常時４進力ウント動作を行い、その
値はＯ，ｌ、２．３．０、・・・・・・と変化してマル
チプレクサ２１の入力端子Ａ、Ｂへ与えるほか、比較器
２３の一端に芋える。したがってマルチプレクサ２１か
らは４進カウンタ２２の内容に応じたラインの楽音信号
がアナログ回路１３−１−１３−４からこの順序で順次
コモンラインに出力し、デマルチプレクサ２７へ与えら
れる。

一方、４進カウンタ２２の出力は比較器２３の一端にも
入力しているから、その他端にいま「０１」の入力カウ
ント指定データが入力していたとすると、一致信号“ｔ
　”が発生してゲート２４−１．２４−２を開きゲー）
２５−１．２５−２を閉じる。そこでこのときシフトレ
ジスタ２６に入力している制御回路１１からの出力ライ
ン指定信号、例えばｒｌＯＪが入力中であるとこれがシ
フトレジスタ２６にとりこまれ、以後ゲート２５−１．
２５−２を介し循環保持される。そして４ビツトタイム
後にはこの出力ライン指定信号「ｌＯ」がシフトレジス
タ２６からデマルチプレクサ２７へ与えられ、デマルチ
プレクサ２７は出力端子０ＵＴ３から入力ライン「２」
の音色の楽「を出力する。

そして上述したことから明らかなように、制御回路１１
からの入力ライン指定データ、出力ライン指定を任意に
好きなものに指定すれば、出力端子ＯＵＴ　１〜００〒
４のうちの何れか１本の出力端子から複数の音色の楽音
が時分割的に出力できるようになり、ポリフォニック楽
器が自由に実現できる。

［発明の効果］ この発明は以上詳細に説明したように、複数の発音ライ
ンからの各楽器信号を複数の出力端子のうち何れのもの
に出力（分配）させるかを制御するようにして、１つの
出力端子から複数の楽音を上する利点がある。

【図面の簡単な説明】

第１図は本発明の第１実施例の回路図、第２図は第２実
施例の回路図、第３図は従来例の回路図を示す。 １１・・・・・・制御回路、１２・・・・・・楽音発生
回路、１３−１．１３−２．１３−３．１３−４・・・
・・・アナログ回路、１４−１．１４−２，１４−３．
１４−４・・・・・・アナログＳＷ、１５−１．１５−
２．１５−３．１５−４・・・・・・加算回路、２１・
・・・・・マルチプレクサ、２２・・・・・・４進カウ
ンタ、２３・・・・・・比較器、２４−１．２４−２．
２５−１．２５−２・・・・・・ゲート、２６・・・・
・・シフトレジスタ、２７・・・・・・デマルチプレク
サ、２８・・・・・・インバータ。

Claims (1)

1. 【特許請求の範囲】 楽音信号を夫々発生する複数の発音ラインと、この発音
   ラインからの楽音信号を複数の出力端子に分配する分配
   手段と、 この分配手段に対し、いずれの発音ラインからの信号を
   いずれの出力端子に供給するかを制御する制御手段と を具備してなる電子楽器の出力装置。