JPS6280900A - 波形信号電圧のサンプリング・保持回路および方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、波形信号電圧のサンプリング・保持回路およ
び方法に関し、ニジ詳細には急激に変化する電圧をサン
プリングしかつ予め定め７ｃ期間にわたってサンプル電
圧を保持するための回路、がっとくに低ノイズで改善さ
れた電圧ンよび電力利得を設ける回路に関する。

多くのシステム、とくに入力ビデオ信号をサンプリング
するのに用いられるシステムにおいてにシステム全体Ｖ
Ｃ要求される高速および高精度がサンプリングおよび保
持装置の性能にエリ一般に制限される。例えば、安定時
間が許容され、ジッタが防止され、かつ温度の作用が考
慮されねばならない。サンプリングが行なわれている間
中、回路はサンプリングがスイッチングまｅｈジッタを
発生する傾向を有するかま九は選択的にリンギング作用
を発生することにより安定時間を増大するインピーダン
ス状態の変化を必要とする力為も知れない友めに固有の
制限を有する。まｔ１回路ノイズの増大が入力回路のイ
ンピーダンスの変化のため発生するかも知れなｈｏ 本発明の目的は改善されたサンプリング・保持回路を提
供することにある。本発明の他の目的はサンプリングさ
れている入力信号の増＠ｆ：提供することにある。

本発明のさらに他の目的は高感度の、低ノイズ信号サン
プリング環境を提供することにおる。

堆得されるべきデータが第１Ａ図に符号１で示されるよ
うな不定インピーダンス源から到来するデータ取得シス
テム、またに第１Ｂ図に符号２で示されるような完全な
スイッチまたはサンプリングシステムにおいて、充電感
度および充電ノイズは結局測定システムの入力容量およ
びノイズにより制限される。この１Ｊ定システムは単−
ＦＥＴバッファまｋはコンデンサＣ１の最適値がゼロで
あルインビーダンスコンバータとしてｔＪＺ１八図おへ
び第１Ｂ図に示される。

不完全なスイッチｔ７？：ｒ：ｃサンプリングシステム
に関して、ま几はエリ少ない不定インピーダンス源を有
する充電源に関しては、しかしながら、転送電荷をその
値が測定システムの値エリかなり大きいコンデンサＣ１
内に蓄電することがしばしば望ましくかつときどき必要
である。とくに、テクトロニクス、ニッチビー、オーチ
ックま友ニイーエツテ・エレクトロニクスによって作ら
れた現存のサンプリングオシロスコープにおいて、ＣＩ
を付し次サンプリング回路のコンデンサはしばしばサン
プリング・保持回路の出力回路の一部として組み込まれ
る市場で得られるＦＩＣＴの入力容量工り大きい。例え
ば、市場で得られるダイオードを使用するサンプリング
システムのプローバイおよびブローアウトを最小にする
ために、コンデンサＣ１は代表的には５ｐＦからなり、
一方市販のＦＩＩＣＴは代表的には単にａ、ｏａｐｐ’
の有効入力容量を有する。したがって、現在利用し得る
サンプリングオシロスコープにおいては２０までのノイ
ズまｆＣ，ハインピーダンス不整合がある。ここで使用
される用語「ブローバイ」および「ブローアウト」は出
力信号の悪影響を結果として生じる動的スイッチの不児
全さを説明することは当業者に理解されよう。

本発明の目的はノイズを減少し、そして出力回路にサン
プル信号の正確に増幅された変換を設けることにある。

本発明のこのおよび他の目的および利点は入力サンプル
回路に結合されかつサンプリング時間中ブローバイお工
びブローアウトを最小にすべく入力のサンプルストロボ
中適宜な容ｉを有する一対のバラクタ（を圧制御コンデ
ンサ）を含む回路において設けられる。電圧制御コンデ
ンサは新たな値、好ましくは出力回路に含まれる電界効
果トランジスタ（？ｇＴ）の入力容！（キャパシタンス
）に達する値に対称的に容量を減少すべくタイミングを
合され比出力を有する制御スイッチと結合される。この
方法において、ＣＴＯがサンプリング回路の容量の初期
値でありかりＣＴＩが電圧可変容量の最終値である場合
、ｃＴｏ／ｃｒｘのノイズのない電圧および１ぽ力利得
が達成されることができる。まＱ、ＣＴｏ／ＣＴＩのエ
ネルギ利得は本発明により達成される。

本発明の上記利点および％徴は添付図面を参照してより
容易に理解されよう。

第２図を参照して、ダイオードＤ１〜Ｄ４から形成され
るダイオードブリッジからなる入力口路は入力信号ｖ１
をサンプリングすべくストロボされる。ストロボ信号電
圧Ａ、Ｂは謂３図の頂部に示されかつ第３図の＠５の線
に示される到来電圧ｖ１をサンプリングすべく比較的短
かい存続期間からなる（電圧Ｅ、？）。サンプリングシ
ステムの帯域幅は点入およびＢにおいてストロボパルス
の幅により第１の順序に決定される。とくに、サンプル
パルスの立上り時間ハｔ１ぼダイオードが通電を開始し
力為つ終了する電圧点におけるストロボパルスの幅であ
る。

入力信号力為ら転送される電荷は、成る小量の電荷がＦ
ＥＴＱ５の入力容量に蓄えられかつ回路容量に標遊する
かも知れないけれども、バラクタダイオードＤ５　、Ｄ
６に蓄えられる。しかしながらコノ点において、バラク
タダイオードＤ５．Ｄ６の容量に可変であるから、それ
らは回路容量に標遊するような無駄な電荷を最小にすべ
（＠１のより高いレベルに設定される。

ブリッジストロボＡ、Ｂの完了後、電圧Ｇとして示され
る第２信号が開始されかつこのＰＥＴをオンすべくＦＥ
ＴＱ２のゲートに印加される。このＦ［ｎＴｉ反対の導
電型の２つのバイポーラトランジスタＱ１およびＱ４の
ペースに結合される。

オン時このトランジスタにトランジスタＱ１およびＱ４
が非常に低いインピーダンス状態（約５オーム）から開
放回路に切り換えるようにトランジスタＱ１およびＱ４
のペースからの入力電流を除去し、バラクタＤ５および
Ｄ６の平衡パックバイアスを発生させる。これはバラク
タダイオードＤ５　、Ｄ６の容量を好ましくは出力回路
のＦＥＴＱ３の入力容量に出来るだけ近い値に減じる。

バラクタダイオードＤ５　、Ｄ６の容量遷移時間（第３
図に１１Ｃ圧Ｃ，Ｄおよび？において現われる点線によ
って示される）の終りにおいて、ストロボされ九入力電
圧の増幅された変換はＷＢＴＱ５の出力Ｆにおいて電圧
ｖ２として現われる。この増幅過程の終りにおいて、Ｆ
ＩＴＱ３での初期電圧ｖ１は出力値ｖ２に増幅され、そ
して電圧利得Ｖ　２　／　Ｖ　１は、電荷保存から引き
出されがつＣ（Ｖ）で測定される理論利得との優れた一
致において、約７であることが認められる。代表的なバ
ラクタはフィリップスのＢＢＹ５１であり、トランジス
タＱ６として使用される代表的な入力ＦＥＴはチルモス
８Ｄ２１１である。

トランジスタＱ４での正のコレクタ電圧、トランジスタ
Ｑ１での負のコレクタ電圧およびバラクタダイオードＤ
５およびＤ６は完全には整合されないので、トランジス
タｑ３から出力電圧にグリッチが発生されるが、これら
に１００ミリボルト程度からなり〃為つバラクタダイオ
ードＤ５．Ｄ６の容量遷移時間中のみ発生するように観
察される。

試験によれば、それらはトランジスタＱ１のコレクタが
＋２０ボルトに達しかつトランジスタＱ４のコレクタが
一２０ボルトに達するとき終わるように思われる。

要約すれば、開示された回路はＤＣ−ＤＣインピーダン
ストランスまたはチャージポンプとして作用し、そして
高速反応時間を有しかつサンプリングされた入力の増幅
変換からなる比較的ノイズのない出力を設けるように示
される。開示された好適な実施例の変更は主題の発明の
開示を研究する当業者には発生するかも知れない。それ
ゆえ、本発明の範囲は上記した特許請求の範囲にのみ制
限されることになる。

【図面の簡単な説明】

第１Ａ図および第１Ｂ図は課題に対する従来のアプロー
チを示す回路図１ 、第２図は本発明の詳細な回路図。 ＠５図は本発明の入力、出力および制御信号のタンミン
グチャートである。 図中、符号ｖ１は波形信号、Ｄ１〜Ｄ４はサンプリング
手段（ダイオードブリッジ）、　Ｄ　５．Ｄ６は蓄電コ
ンデンサ手段（可変容量手段）、Ｑｌ。 Ｑ２　、Ｑ４は設定手段、Ｑ３は読取り手段、Ｇは入力
信号である。 代理人　弁理士　佐　々　木　清　隆゛４．′（外　３
名） 図面の浄書（内容に変更なし） 手続ネ市正−μ（方式） 昭和６１年１０月λ３日 １賀１庁長官黒田明雄殿 （３）代理権を証明する歯面。

Claims (1)

1. 【特許請求の範囲】 （１）信号受信用入力、前記信号を周期的にサンプリン
   グするため前記入力に接続される手段、前記信号のサン
   プリングされた部分に対応する電圧を蓄電するための蓄
   電コンデンサ手段、および前記蓄電コンデンサに蓄電さ
   れた値を読み取るための手段を含む波形信号の電圧をサ
   ンプリングおよび保持するための回路において、前記蓄
   電コンデンサ手段は電圧可変容量手段からなり、前記手
   段は前記可変容量手段を前記サンプリング手段のサンプ
   リング期間中第１上方レベルに設定し、かつ前記可変容
   量手段を前記サンプリング回路の読取り期間中第２下方
   レベルに設定するために設けられそれにより前記読取り
   手段はその出力において前記入力信号の増幅変換を設け
   ることを特徴とする波形信号電圧サンプリング・保持回
   路。 （２）前記電圧可変容量手段は一対の電圧可変コンデン
   サからなりそして前記設定手段は前記コンデンサを横切
   る電圧を増加してその容量を前記第２レベルに対称的に
   設定すべく配置されることを特徴とする特許請求の範囲
   第１項に記載の波形信号電圧サンプリング・保持回路。 （３）前記設定手段は一対の反対にバイアスした相補型
   トランジスタ、および前記トランジスタの制御ノードに
   結合される制御スイッチからなることを特徴とする特許
   請求の範囲第２項に記載の波形信号電圧サンプリング・
   保持回路。 （４）前記制御スイッチは前記２つの相補トランジスタ
   の制御ノード間に結合されかつ第１上方レベルから第２
   下方レベルに電圧可変容量手段の容量を変更すべく入力
   信号に応答するＦＥＴからなることを特徴とする特許請
   求の範囲第３項に記載の波形信号電圧サンプリング・保
   持回路。 （５）前記読取り手段は入力容量を有するＦＥＴからな
   り、前記電圧可変容量手段の第２レベルは前記ＦＥＴ入
   力容量に近いことを特徴とする特許請求の範囲第１項な
   いし第４項のいずれか１項に記載の波形信号電圧サンプ
   リング・保持回路。（６）前記サンプリング手段は前記
   信号入力と前記読取り手段との間に接続されたダイオー
   ドブリッジ、および前記入力信号をサンプリングすべく
   前記ブリッジを周期的にストロボすることを特徴とする
   特許請求の範囲第１項ないし第３項のいずれか１項に記
   載の波形信号電圧サンプリング・保持回路。 （７）到来信号をサンプリングすべく入力ダイオードを
   ストロボし、前記信号サンプルを可変容量を介して公知
   の入力容量を有するＦＥＴからなる出力回路に結合し、
   この結合段階が前記容量を前記サンプリング期間中第１
   上方レベルに設定してなり、そして前記波形信号サンプ
   ルの増幅された表示を設けるべくサンプル回路の読取り
   期間中前記可変容量を第２下方レベルに周期的に設定し
   てなることを特徴とする入力電圧波形をサンプリングし
   かつその増幅変換を促進する入力電圧波形サンプリング
   方法。 （８）前記可変容量はトランジスタ化されたスイッチに
   より制御される一対の電圧可変コンデンサからなり、そ
   して前記設定段階が前記サンプリングストロボ段階後前
   記対の容量を対称的に同時に変更してなることを特徴と
   する特許請求の範囲第７項に記載の入力電圧波形サンプ
   リング方法。