JPH065092A - サンプルホールド回路 - Google Patents
サンプルホールド回路Info
- Publication number
- JPH065092A JPH065092A JP4182976A JP18297692A JPH065092A JP H065092 A JPH065092 A JP H065092A JP 4182976 A JP4182976 A JP 4182976A JP 18297692 A JP18297692 A JP 18297692A JP H065092 A JPH065092 A JP H065092A
- Authority
- JP
- Japan
- Prior art keywords
- current
- sample
- voltage
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Image Input (AREA)
Abstract
(57)【要約】
【目的】サンプルホールド回路１０において、出力信号
ＶOUT10 中のオーバーシユートやアンダーシユートを未
然に防止して所定の入力信号ＶIN10を高速にサンプルホ
ールドする。 【構成】一対の入力端にそれぞれ供給された信号
ＶIN10、ＶOUT10 の電圧差に対する出力電流値Ｉ1 、Ｉ
2 がそれぞれ異なる複数の差動電圧電流変換手段１１、
１２の、一方の入力端に入力信号ＶIN10を供給すると共
に他方の入力端に電流蓄積手段ＣHD0 を通じた出力信号
ＶOUT10 を供給し、サンプルホールドパルスＰSHのタイ
ミングに応じて複数の差動電圧電流変換手段１１、１２
の出力電流Ｉ1 、Ｉ2 を加算した加算電流Ｉを電流蓄積
手段ＣHD0 で蓄積するようにしたことにより、複数の差
動電圧電流変換手段１１、１２の特性差によつてオーバ
ーシユートやアンダーシユートを未然に防止して所定の
入力信号を高速にサンプルホールドし得る。
ＶOUT10 中のオーバーシユートやアンダーシユートを未
然に防止して所定の入力信号ＶIN10を高速にサンプルホ
ールドする。 【構成】一対の入力端にそれぞれ供給された信号
ＶIN10、ＶOUT10 の電圧差に対する出力電流値Ｉ1 、Ｉ
2 がそれぞれ異なる複数の差動電圧電流変換手段１１、
１２の、一方の入力端に入力信号ＶIN10を供給すると共
に他方の入力端に電流蓄積手段ＣHD0 を通じた出力信号
ＶOUT10 を供給し、サンプルホールドパルスＰSHのタイ
ミングに応じて複数の差動電圧電流変換手段１１、１２
の出力電流Ｉ1 、Ｉ2 を加算した加算電流Ｉを電流蓄積
手段ＣHD0 で蓄積するようにしたことにより、複数の差
動電圧電流変換手段１１、１２の特性差によつてオーバ
ーシユートやアンダーシユートを未然に防止して所定の
入力信号を高速にサンプルホールドし得る。
Description
【０００１】
【目次】以下の順序で本発明を説明する。 産業上の利用分野 従来の技術（図５） 発明が解決しようとする課題（図５） 課題を解決するための手段（図１及び図２） 作用（図１及び図２） 実施例（図１〜図４） 発明の効果
【０００２】
【産業上の利用分野】本発明はサンプルホールド回路に
関し、例えば固体撮像素子（ＣＣＤ（chargecoupled de
vice ）から出力される映像検出信号をサンプルホール
ドするものに適用し得る。
関し、例えば固体撮像素子（ＣＣＤ（chargecoupled de
vice ）から出力される映像検出信号をサンプルホール
ドするものに適用し得る。
【０００３】
【従来の技術】従来、ＣＣＤを用いたテレビカメラ装置
においては、レンズで集光された映像情報がＣＣＤ上に
結像し、この結果ＣＣＤから得られる映像検出信号がＣ
ＤＳ（co-related double sampling）回路に入力され
る。このＣＤＳ回路は映像検出信号を所定のタイミング
でサンプリングすると共にホールドして映像信号を発生
し、これを後段の信号処理回路に送出する。
においては、レンズで集光された映像情報がＣＣＤ上に
結像し、この結果ＣＣＤから得られる映像検出信号がＣ
ＤＳ（co-related double sampling）回路に入力され
る。このＣＤＳ回路は映像検出信号を所定のタイミング
でサンプリングすると共にホールドして映像信号を発生
し、これを後段の信号処理回路に送出する。
【０００４】このように映像検出信号をサンプリングす
ると共にホールドして映像信号を発生する際、ホールド
期間を制御してサンプリング周期の２／３の期間だけサ
ンプリング出力をホールドするようにし、これにより折
り返し歪の発生による画質の劣化を未然に防止するよう
になされたものがある（特公昭61-39784号公報）。
ると共にホールドして映像信号を発生する際、ホールド
期間を制御してサンプリング周期の２／３の期間だけサ
ンプリング出力をホールドするようにし、これにより折
り返し歪の発生による画質の劣化を未然に防止するよう
になされたものがある（特公昭61-39784号公報）。
【０００５】このような場合のサンプルホールド回路１
は、図５に示すように一般的なサンプルホールド構成で
なり、実際上映像検出信号に応じた入力電圧ＶINが差動
増幅器構成でなる電圧電流変換回路２に入力され、この
結果出力電圧ＶOUT と入力電圧ＶINとの誤差電圧に応じ
た充電電流ＩCGが出力される。
は、図５に示すように一般的なサンプルホールド構成で
なり、実際上映像検出信号に応じた入力電圧ＶINが差動
増幅器構成でなる電圧電流変換回路２に入力され、この
結果出力電圧ＶOUT と入力電圧ＶINとの誤差電圧に応じ
た充電電流ＩCGが出力される。
【０００６】この充電電流ＩCGは、スイツチ回路３がサ
ンプリングパルスＰSHに応じてオン操作されている期間
の間、スイツチ回路３及び抵抗Ｒ０を通じてホールド用
コンデンサＣHDに入力されて充電される。またスイツチ
回路３がサンプリングパルスＰSHに応じてオフ操作され
ている期間の間、ホールド用コンデンサＣHDが放電さ
れ、これにより充電電流に応じた出力電圧ＶOUT が送出
される。
ンプリングパルスＰSHに応じてオン操作されている期間
の間、スイツチ回路３及び抵抗Ｒ０を通じてホールド用
コンデンサＣHDに入力されて充電される。またスイツチ
回路３がサンプリングパルスＰSHに応じてオフ操作され
ている期間の間、ホールド用コンデンサＣHDが放電さ
れ、これにより充電電流に応じた出力電圧ＶOUT が送出
される。
【０００７】
【発明が解決しようとする課題】ところでかかる構成の
サンプルホールド回路１を、例えば高品位テレビジヨン
方式のテレビカメラに用いようとする場合には、水平同
期信号の周波数が高くなる分高速に映像検出信号をサン
プルホールドする必要がある。
サンプルホールド回路１を、例えば高品位テレビジヨン
方式のテレビカメラに用いようとする場合には、水平同
期信号の周波数が高くなる分高速に映像検出信号をサン
プルホールドする必要がある。
【０００８】このようにサンプルホールド回路を高速化
するためには、充電電流を大きくすることが不可欠であ
るが、このように充電電流を大きくするとホールドされ
た出力電圧ＶOUT にオーバーシユートやアンダーシユー
トが発生し易くなり、この結果ノイズに対して弱くなる
問題がある。
するためには、充電電流を大きくすることが不可欠であ
るが、このように充電電流を大きくするとホールドされ
た出力電圧ＶOUT にオーバーシユートやアンダーシユー
トが発生し易くなり、この結果ノイズに対して弱くなる
問題がある。
【０００９】またこのように充電電流を増やさずにホー
ルド用コンデンサＣHDの値を小さくすることも考えられ
るが、このようにしてもホールドされた出力電圧ＶOUT
にオーバーシユートやアンダーシユートが発生し易くな
り、上述と同様にノイズに対して弱くなる問題がある。
ルド用コンデンサＣHDの値を小さくすることも考えられ
るが、このようにしてもホールドされた出力電圧ＶOUT
にオーバーシユートやアンダーシユートが発生し易くな
り、上述と同様にノイズに対して弱くなる問題がある。
【００１０】本発明は以上の点を考慮してなされたもの
で、出力信号中のオーバーシユートやアンダーシユート
を未然に防止して所定の入力信号を高速にサンプルホー
ルドし得るサンプルホールド回路を提案しようとするも
のである。
で、出力信号中のオーバーシユートやアンダーシユート
を未然に防止して所定の入力信号を高速にサンプルホー
ルドし得るサンプルホールド回路を提案しようとするも
のである。
【００１１】
【課題を解決するための手段】かかる課題を解決するた
め第１の発明においては、所定の入力信号ＶIN10をサン
プルホールドパルスＰSHのタイミングでサンプリングす
ると共にホールドするサンプルホールド回路１０におい
て、それぞれ一対の入力端を有し、一方の入力端に入力
信号ＶIN10が供給されると共に、一対の入力端にそれぞ
れ供給された信号の電圧差に対する出力電流値Ｉ1 、Ｉ
2 がそれぞれ異なる複数の差動電圧電流変換手段１１、
１２と、サンプルホールドパルスＰSHのタイミングに応
じて複数の差動電圧電流変換手段１１、１２の出力電流
Ｉ1 、Ｉ2 を加算した加算電流Ｉを蓄積し、その蓄積し
た加算電流Ｉをホールドして出力信号ＶOUT10 として送
出すると共に、複数の差動電圧電流変換手段１１、１２
の他方の入力端に供給する電流蓄積手段ＣHD0 とを設け
るようにした。
め第１の発明においては、所定の入力信号ＶIN10をサン
プルホールドパルスＰSHのタイミングでサンプリングす
ると共にホールドするサンプルホールド回路１０におい
て、それぞれ一対の入力端を有し、一方の入力端に入力
信号ＶIN10が供給されると共に、一対の入力端にそれぞ
れ供給された信号の電圧差に対する出力電流値Ｉ1 、Ｉ
2 がそれぞれ異なる複数の差動電圧電流変換手段１１、
１２と、サンプルホールドパルスＰSHのタイミングに応
じて複数の差動電圧電流変換手段１１、１２の出力電流
Ｉ1 、Ｉ2 を加算した加算電流Ｉを蓄積し、その蓄積し
た加算電流Ｉをホールドして出力信号ＶOUT10 として送
出すると共に、複数の差動電圧電流変換手段１１、１２
の他方の入力端に供給する電流蓄積手段ＣHD0 とを設け
るようにした。
【００１２】また第２の発明においては、複数の差動電
圧電流変換手段１１、１２の入力電圧差ＶIN10−Ｖ
OUT10 に対する出力電流Ｉ1 、Ｉ2 の比例係数ｇm1、ｇ
m2を順次大きな値に選定すると共に、複数の差動電圧電
流変換手段１１、１２の最大出力電流値Ｉ1max、Ｉ2max
を順次小さな値に選定するようにした。
圧電流変換手段１１、１２の入力電圧差ＶIN10−Ｖ
OUT10 に対する出力電流Ｉ1 、Ｉ2 の比例係数ｇm1、ｇ
m2を順次大きな値に選定すると共に、複数の差動電圧電
流変換手段１１、１２の最大出力電流値Ｉ1max、Ｉ2max
を順次小さな値に選定するようにした。
【００１３】
【作用】一対の入力端にそれぞれ供給された信号
ＶIN10、ＶOUT10 の電圧差に対する出力電流値Ｉ1 、Ｉ
2 がそれぞれ異なる複数の差動電圧電流変換手段１１、
１２の、一方の入力端に入力信号ＶIN10を供給すると共
に他方の入力端に電流蓄積手段ＣHD0 を通じた出力信号
ＶOUT10 を供給し、サンプルホールドパルスＰSHのタイ
ミングに応じて複数の差動電圧電流変換手段１１、１２
の出力電流Ｉ1 、Ｉ2 を加算した加算電流Ｉを電流蓄積
手段ＣHD0 で蓄積するようにしたことにより、複数の差
動電圧電流変換手段１１、１２の特性差によつて、オー
バーシユートやアンダーシユートを未然に防止して所定
の入力信号を高速にサンプルホールドし得る。
ＶIN10、ＶOUT10 の電圧差に対する出力電流値Ｉ1 、Ｉ
2 がそれぞれ異なる複数の差動電圧電流変換手段１１、
１２の、一方の入力端に入力信号ＶIN10を供給すると共
に他方の入力端に電流蓄積手段ＣHD0 を通じた出力信号
ＶOUT10 を供給し、サンプルホールドパルスＰSHのタイ
ミングに応じて複数の差動電圧電流変換手段１１、１２
の出力電流Ｉ1 、Ｉ2 を加算した加算電流Ｉを電流蓄積
手段ＣHD0 で蓄積するようにしたことにより、複数の差
動電圧電流変換手段１１、１２の特性差によつて、オー
バーシユートやアンダーシユートを未然に防止して所定
の入力信号を高速にサンプルホールドし得る。
【００１４】
【実施例】以下図面について、本発明の一実施例を詳述
する。
する。
【００１５】図１において、１０は全体として本発明に
よるサンプルホールド回路を示し、映像検出信号でなる
入力信号ＶIN10が、それぞれ差動増幅器構成でなる電圧
電流変換回路１１及び１２に入力される。この電圧電流
変換回路１１及び１２は、サンプリングパルスＰSHの立
ち上がり期間の間、入力信号ＶIN10及び出力信号Ｖ
OUT10 の誤差電圧をそれぞれ電流Ｉ1 及びＩ2 に変換す
るようになされている。
よるサンプルホールド回路を示し、映像検出信号でなる
入力信号ＶIN10が、それぞれ差動増幅器構成でなる電圧
電流変換回路１１及び１２に入力される。この電圧電流
変換回路１１及び１２は、サンプリングパルスＰSHの立
ち上がり期間の間、入力信号ＶIN10及び出力信号Ｖ
OUT10 の誤差電圧をそれぞれ電流Ｉ1 及びＩ2 に変換す
るようになされている。
【００１６】実際上電圧電流変換回路１１及び１２から
出力される電流Ｉ1 及びＩ2 は加算され、この結果得ら
れる加算電流Ｉが抵抗Ｒ１を通じてホールド用コンデン
サＣHD0 に充電されると共に、バツフア１３を通じて出
力信号ＶOUT10 として出力される。またサンプリングパ
ルスＰSHの立ち上がり期間に続く所定期間の間、ホール
ド用コンデンサＣHD0 に充電された加算電流が放電さ
れ、出力信号ＶOUT10 として送出される。
出力される電流Ｉ1 及びＩ2 は加算され、この結果得ら
れる加算電流Ｉが抵抗Ｒ１を通じてホールド用コンデン
サＣHD0 に充電されると共に、バツフア１３を通じて出
力信号ＶOUT10 として出力される。またサンプリングパ
ルスＰSHの立ち上がり期間に続く所定期間の間、ホール
ド用コンデンサＣHD0 に充電された加算電流が放電さ
れ、出力信号ＶOUT10 として送出される。
【００１７】この実施例の場合電圧電流変換回路１１及
び１２の相互コンダクタンスｇm1及びｇm2と、最大電流
値Ｉ1max及びＩ2maxは、それぞれ次式
び１２の相互コンダクタンスｇm1及びｇm2と、最大電流
値Ｉ1max及びＩ2maxは、それぞれ次式
【数１】 及び次式
【数２】 で表されるような関係に選定されている。
【００１８】以上の構成において、このサンプルホール
ド回路１０では、図２に示すように入力信号ＶIN10（図
２（Ａ））及び出力信号ＶOUT10 （図２（Ｄ））の誤差
が大きいサンプリングパルスＰSH（図２（Ｂ））の立ち
上がり直後の時点ｔ1 から時点ｔ2 までの期間の間、加
算電流Ｉ（図２（Ｃ））として第１の電圧電流変換回路
１１により送出される大きな電流Ｉ1 が大半を占め、こ
の加算電流Ｉでホールド用コンデンサＣHD0 が急速に充
電される。
ド回路１０では、図２に示すように入力信号ＶIN10（図
２（Ａ））及び出力信号ＶOUT10 （図２（Ｄ））の誤差
が大きいサンプリングパルスＰSH（図２（Ｂ））の立ち
上がり直後の時点ｔ1 から時点ｔ2 までの期間の間、加
算電流Ｉ（図２（Ｃ））として第１の電圧電流変換回路
１１により送出される大きな電流Ｉ1 が大半を占め、こ
の加算電流Ｉでホールド用コンデンサＣHD0 が急速に充
電される。
【００１９】続いて入力信号ＶIN10（図２（Ａ））及び
出力信号ＶOUT10 （図２（Ｄ））の誤差が、次式
出力信号ＶOUT10 （図２（Ｄ））の誤差が、次式
【数３】 で示すように、次第に小さくなってくる時点ｔ2 から時
点ｔ3 の期間の間、充電のための加算電流Ｉが減り、時
点ｔ3 から時点ｔ4 の期間の間で、次式
点ｔ3 の期間の間、充電のための加算電流Ｉが減り、時
点ｔ3 から時点ｔ4 の期間の間で、次式
【数４】 に示す電流で最終値Ｉに安定する。
【００２０】ここで（１）式及び（２）式で示すパラメ
ータは、図３に示すようにな特性を有し、実際上上述し
た時点ｔ1 、ｔ2 、ｔ3 、ｔ4 間の時間や、電流電圧変
換回路１１及び１２のデバイスに応じて設定したり、サ
ンプルホールド回路１０全体のＳ／Ｎで決定すれば良
い。
ータは、図３に示すようにな特性を有し、実際上上述し
た時点ｔ1 、ｔ2 、ｔ3 、ｔ4 間の時間や、電流電圧変
換回路１１及び１２のデバイスに応じて設定したり、サ
ンプルホールド回路１０全体のＳ／Ｎで決定すれば良
い。
【００２１】またこの実施例の場合、このサンプルホー
ルド回路１０は図４に示すような回路構成でなり入力信
号ＶIN10が、それぞれ差動対で第１及び第２の電圧電流
変換回路１１及び１２を構成するトランジスタＱ１及び
Ｑ２、Ｑ３及びＱ４の一方のトランジスタＱ１、Ｑ３の
ベースに入力されている。
ルド回路１０は図４に示すような回路構成でなり入力信
号ＶIN10が、それぞれ差動対で第１及び第２の電圧電流
変換回路１１及び１２を構成するトランジスタＱ１及び
Ｑ２、Ｑ３及びＱ４の一方のトランジスタＱ１、Ｑ３の
ベースに入力されている。
【００２２】このトランジスタＱ１及びＱ２、Ｑ３及び
Ｑ４のコレクタは、カレントミラー接続されコレクタが
それぞれ抵抗Ｒ２、Ｒ３を通じて電源ＶCCに接続されて
定電流源を構成するトランジスタＱ５及びＱ６のエミツ
タが接続されている。
Ｑ４のコレクタは、カレントミラー接続されコレクタが
それぞれ抵抗Ｒ２、Ｒ３を通じて電源ＶCCに接続されて
定電流源を構成するトランジスタＱ５及びＱ６のエミツ
タが接続されている。
【００２３】またこのトランジスタＱ１及びＱ２、Ｑ３
及びＱ４のエミツタはそれぞれ共通接続され、差動対で
サンプルホールドパルスＰSHに応じてスイツチング動作
するトランジスタＱ７及びＱ８、Ｑ９及びＱ１０の一方
のトランジスタＱ７、Ｑ９のコレクタに接続されてい
る。
及びＱ４のエミツタはそれぞれ共通接続され、差動対で
サンプルホールドパルスＰSHに応じてスイツチング動作
するトランジスタＱ７及びＱ８、Ｑ９及びＱ１０の一方
のトランジスタＱ７、Ｑ９のコレクタに接続されてい
る。
【００２４】トランジスタＱ７及びＱ８、Ｑ９及びＱ１
０のエミツタはそれぞれ共通接続され、それぞれのベー
スに入力される第１の制御信号ＩＮ１によつて、それぞ
れ電流源を構成するトランジスタＱ１１及びＱ１２のコ
レクタに接続されている。このトランジスタＱ１１及び
Ｑ１２のエミツタは抵抗Ｒ５及びＲ６を通じて接地（Ｇ
ＮＤ）されている。
０のエミツタはそれぞれ共通接続され、それぞれのベー
スに入力される第１の制御信号ＩＮ１によつて、それぞ
れ電流源を構成するトランジスタＱ１１及びＱ１２のコ
レクタに接続されている。このトランジスタＱ１１及び
Ｑ１２のエミツタは抵抗Ｒ５及びＲ６を通じて接地（Ｇ
ＮＤ）されている。
【００２５】実際上抵抗Ｒ５及びＲ６は、抵抗Ｒ５の方
が高い抵抗値に選定され、これにより第１及び第２の電
圧電流変換回路１１及び１２を構成するトランジスタＱ
１及びＱ２、Ｑ３及びＱ４が、（２）式の条件を満足す
るようになされている。
が高い抵抗値に選定され、これにより第１及び第２の電
圧電流変換回路１１及び１２を構成するトランジスタＱ
１及びＱ２、Ｑ３及びＱ４が、（２）式の条件を満足す
るようになされている。
【００２６】トランジスタＱ７、Ｑ９のベースには、コ
レクタが電源ＶCCに接続されベースに電源ＶCC及び接地
ＧＮＤ間を抵抗Ｒ７及びＲ８で分圧した電圧が印加され
るトランジスタＱ１３のエミツタと、ベースに第２の制
御信号ＩＮ２が入力されエミツタが抵抗Ｒ１０を通じて
接地されたトランジスタＱ１４のコレクタとの接続中点
電圧が印加されている。
レクタが電源ＶCCに接続されベースに電源ＶCC及び接地
ＧＮＤ間を抵抗Ｒ７及びＲ８で分圧した電圧が印加され
るトランジスタＱ１３のエミツタと、ベースに第２の制
御信号ＩＮ２が入力されエミツタが抵抗Ｒ１０を通じて
接地されたトランジスタＱ１４のコレクタとの接続中点
電圧が印加されている。
【００２７】トランジスタＱ８のコレクタは電源ＶCCに
接続されると共に、トランジスタＱ１０のコレクタは抵
抗Ｒ３を通じて電源ＶCCに接続され、それぞれのベース
にサンプルホールドパルスＰSHが印加され、これにより
図２について上述したようにサンプルホールドパルスＰ
SHの立ち上がり期間に、第１及び第２の電圧電流変換回
路１１及び１２を構成するトランジスタＱ１及びＱ２、
Ｑ３及びＱ４を動作させるようになされている。
接続されると共に、トランジスタＱ１０のコレクタは抵
抗Ｒ３を通じて電源ＶCCに接続され、それぞれのベース
にサンプルホールドパルスＰSHが印加され、これにより
図２について上述したようにサンプルホールドパルスＰ
SHの立ち上がり期間に、第１及び第２の電圧電流変換回
路１１及び１２を構成するトランジスタＱ１及びＱ２、
Ｑ３及びＱ４を動作させるようになされている。
【００２８】実際上第１及び第２の電圧電流変換回路１
１及び１２を構成するトランジスタＱ１及びＱ２、Ｑ３
及びＱ４は、それぞれトランジスタＱ２及びＱ４のコレ
クタ電流を加算して出力するようになされ、これが抵抗
Ｒ１０、トランジスタＱ１５、Ｑ１６、Ｑ１７、Ｑ１８
で構成されたバツフア１３を通じて出力信号ＶOUT10と
して送出されると共に、トランジスタＱ２及びＱ４のベ
ースに供給される。
１及び１２を構成するトランジスタＱ１及びＱ２、Ｑ３
及びＱ４は、それぞれトランジスタＱ２及びＱ４のコレ
クタ電流を加算して出力するようになされ、これが抵抗
Ｒ１０、トランジスタＱ１５、Ｑ１６、Ｑ１７、Ｑ１８
で構成されたバツフア１３を通じて出力信号ＶOUT10と
して送出されると共に、トランジスタＱ２及びＱ４のベ
ースに供給される。
【００２９】また出力信号ＶOUT10 はこれに加えて、抵
抗Ｒ１を通じてホールド用コンデンサＣHD0 に供給され
充電される。なおホールド用コンデンサＣHD0 は抵抗Ｒ
４を通じて電源Ｖ１が接続され、これにより充電電圧の
最大値が規制される。なおこの出力信号ＶOUT10 はトラ
ンジスタＱ２のベースには抵抗Ｒ１２及び抵抗Ｒ１３を
通じて分圧して供給されており、これにより（１）式に
示す条件を満足しながら、図３に示すような充電制御を
実現し得るようになされている。
抗Ｒ１を通じてホールド用コンデンサＣHD0 に供給され
充電される。なおホールド用コンデンサＣHD0 は抵抗Ｒ
４を通じて電源Ｖ１が接続され、これにより充電電圧の
最大値が規制される。なおこの出力信号ＶOUT10 はトラ
ンジスタＱ２のベースには抵抗Ｒ１２及び抵抗Ｒ１３を
通じて分圧して供給されており、これにより（１）式に
示す条件を満足しながら、図３に示すような充電制御を
実現し得るようになされている。
【００３０】なおバツフア１３のトランジスタＱ１６の
エミツタは、エミツタ抵抗Ｒ１１を通じて接地され第２
の制御信号ＩＮ2 で制御されるトランジスタＱ１９のコ
レクタに接続され、これにより第１及び第２の制御信号
ＩＮ１及びＩＮ２でサンプルホールド回路１０全体の動
作を制御し得るようになされている。
エミツタは、エミツタ抵抗Ｒ１１を通じて接地され第２
の制御信号ＩＮ2 で制御されるトランジスタＱ１９のコ
レクタに接続され、これにより第１及び第２の制御信号
ＩＮ１及びＩＮ２でサンプルホールド回路１０全体の動
作を制御し得るようになされている。
【００３１】以上の構成によれば、差動増幅器構成で相
互コンダクタンスが順次大きくなり、入力電圧差に対す
る最大電流値が順次小さくなる第１及び第２の電圧電流
変換回路１１及び１２の一方の入力端に入力信号ＶIN10
を供給すると共に、他方の入力端にホールド用コンデン
サＣHD0 の出力信号ＶOUTQ0 を供給し、サンプルホール
ドパルスのタイミングで第１及び第２の電圧電流変換回
路１１及び１２の出力電流Ｉ1 及びＩ2 を加算した加算
電流Ｉでホールド用コンデンサＣHD0 を充電するように
したことにより、オーバーシユートやアンダーシユート
を未然に防止して入力信号ＶIN10を高速にサンプルホー
ルドし得るサンプルホールド回路１０を実現できる。
互コンダクタンスが順次大きくなり、入力電圧差に対す
る最大電流値が順次小さくなる第１及び第２の電圧電流
変換回路１１及び１２の一方の入力端に入力信号ＶIN10
を供給すると共に、他方の入力端にホールド用コンデン
サＣHD0 の出力信号ＶOUTQ0 を供給し、サンプルホール
ドパルスのタイミングで第１及び第２の電圧電流変換回
路１１及び１２の出力電流Ｉ1 及びＩ2 を加算した加算
電流Ｉでホールド用コンデンサＣHD0 を充電するように
したことにより、オーバーシユートやアンダーシユート
を未然に防止して入力信号ＶIN10を高速にサンプルホー
ルドし得るサンプルホールド回路１０を実現できる。
【００３２】なお上述の実施例においては、差動増幅器
構成の電圧電流変換回路を２個用いて所望の充電電流を
得るようにしたが、本発明はこれに限らず、３個以上の
電圧電流変換回路を用いるようにしても良い。因に、こ
の場合も電圧電流変換回路の相互コンダクタンスを順次
大きくすると共に、入力電圧差に対する最大出力電流値
を順次小さくなるような特性に選定すれば、上述の実施
例と同様の効果を得ることができ、さらに上述の実施例
に加えて、出力信号の立ち上がり特性等を一段と細かく
設定できる。
構成の電圧電流変換回路を２個用いて所望の充電電流を
得るようにしたが、本発明はこれに限らず、３個以上の
電圧電流変換回路を用いるようにしても良い。因に、こ
の場合も電圧電流変換回路の相互コンダクタンスを順次
大きくすると共に、入力電圧差に対する最大出力電流値
を順次小さくなるような特性に選定すれば、上述の実施
例と同様の効果を得ることができ、さらに上述の実施例
に加えて、出力信号の立ち上がり特性等を一段と細かく
設定できる。
【００３３】さらに上述の実施例においては、本発明の
サンプルホールド回路をＣＣＤから送出される映像検出
信号をサンプルホールドする場合について述べたが、本
発明はこれに限らず、種々の信号をサンプルホールドす
るものに広く適用して好適なものである。
サンプルホールド回路をＣＣＤから送出される映像検出
信号をサンプルホールドする場合について述べたが、本
発明はこれに限らず、種々の信号をサンプルホールドす
るものに広く適用して好適なものである。
【００３４】
【発明の効果】上述のように本発明によれば、一対の入
力端にそれぞれ供給された信号の電圧差に対する出力電
流値がそれぞれ異なる複数の差動電圧電流変換手段の、
一方の入力端に入力信号を供給すると共に他方の入力端
に電流蓄積手段を通じた出力信号を供給し、サンプルホ
ールドパルスのタイミングに応じて複数の差動電圧電流
変換手段の出力電流を加算した加算電流を電流蓄積手段
で蓄積するようにしたことにより、複数の差動電圧電流
変換手段の特性差によつてオーバーシユートやアンダー
シユートを未然に防止して所定の入力信号を高速にサン
プルホールドし得るサンプルホールド回路を実現でき
る。
力端にそれぞれ供給された信号の電圧差に対する出力電
流値がそれぞれ異なる複数の差動電圧電流変換手段の、
一方の入力端に入力信号を供給すると共に他方の入力端
に電流蓄積手段を通じた出力信号を供給し、サンプルホ
ールドパルスのタイミングに応じて複数の差動電圧電流
変換手段の出力電流を加算した加算電流を電流蓄積手段
で蓄積するようにしたことにより、複数の差動電圧電流
変換手段の特性差によつてオーバーシユートやアンダー
シユートを未然に防止して所定の入力信号を高速にサン
プルホールドし得るサンプルホールド回路を実現でき
る。
【図１】本発明によるサンプルホールド回路を示す接続
図である。
図である。
【図２】図１のサンプルホールド回路の動作の説明に供
する信号波形図である。
する信号波形図である。
【図３】図１のサンプルホールド回路の電圧電流変換回
路の動作特性の説明に供する特性曲線図である。
路の動作特性の説明に供する特性曲線図である。
【図４】図１のサンプルホールド回路の回路構成例を示
す接続図である。
す接続図である。
【図５】従来のサンプルホールド回路を示す接続図であ
る。
る。
１、１０……サンプルホールド回路、２……差動増幅回
路、３……スイツチ回路、１１、１２……電圧電流変換
回路、１３……バツフア、ＣHD、ＣHD0 ……ホールド用
コンデンサ、ＶIN、ＶIN10……入力信号、ＶOUT 、Ｖ
OUT10 ……出力信号、ＰSH……サンプルホールドパル
ス。
路、３……スイツチ回路、１１、１２……電圧電流変換
回路、１３……バツフア、ＣHD、ＣHD0 ……ホールド用
コンデンサ、ＶIN、ＶIN10……入力信号、ＶOUT 、Ｖ
OUT10 ……出力信号、ＰSH……サンプルホールドパル
ス。
Claims (2)
- 【請求項１】所定の入力信号をサンプルホールドパルス
のタイミングでサンプリングすると共にホールドするサ
ンプルホールド回路において、 それぞれ一対の入力端を有し、一方の入力端に入力信号
が供給されると共に、上記一対の入力端にそれぞれ供給
された信号の電圧差に対する出力電流値がそれぞれ異な
る複数の差動電圧電流変換手段と、 上記サンプルホールドパルスのタイミングに応じて上記
複数の差動電圧電流変換手段の出力電流を加算した加算
電流を蓄積し、当該蓄積した上記加算電流をホールドし
て出力信号として送出すると共に、上記複数の差動電圧
電流変換手段の他方の入力端に供給する電流蓄積手段と
を具えることを特徴とするサンプルホールド回路。 - 【請求項２】上記複数の差動電圧電流変換手段の入力電
圧に対する出力電流の比例係数を順次大きな値に選定す
ると共に、上記複数の差動電圧電流変換手段の最大出力
電流値を順次小さな値に選定するようにしたことを特徴
とする請求項１に記載にサンプルホールド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4182976A JPH065092A (ja) | 1992-06-17 | 1992-06-17 | サンプルホールド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4182976A JPH065092A (ja) | 1992-06-17 | 1992-06-17 | サンプルホールド回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH065092A true JPH065092A (ja) | 1994-01-14 |
Family
ID=16127600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4182976A Pending JPH065092A (ja) | 1992-06-17 | 1992-06-17 | サンプルホールド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH065092A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5647525A (en) * | 1994-10-14 | 1997-07-15 | Hitachi Koki Co., Ltd. | Driver blade for a percussion tool |
| US6344957B1 (en) | 1998-10-28 | 2002-02-05 | Nec Corporation | Overshoot/undershoot prevention device and overshoot/undershoot prevention method |
-
1992
- 1992-06-17 JP JP4182976A patent/JPH065092A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5647525A (en) * | 1994-10-14 | 1997-07-15 | Hitachi Koki Co., Ltd. | Driver blade for a percussion tool |
| US6344957B1 (en) | 1998-10-28 | 2002-02-05 | Nec Corporation | Overshoot/undershoot prevention device and overshoot/undershoot prevention method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2804764B2 (ja) | 動作モードの間で切換え可能な増幅器装置 | |
| JPH09326698A (ja) | オフセットを補正する方法および装置 | |
| JPH03157012A (ja) | 電圧比較器 | |
| JPH11103422A (ja) | 低ノイズ低パワーｃｍｏｓ相関型ダブルサンプラー | |
| US6061279A (en) | Delay circuit for analog signals | |
| JPH06294825A (ja) | 差動ｃｍｏｓピーク検出回路 | |
| JP3222276B2 (ja) | コンパレータ回路およびコンパレータ回路の制御方法 | |
| US6031399A (en) | Selectively configurable analog signal sampler | |
| JP4110816B2 (ja) | 画素信号処理方法および装置、撮像装置 | |
| JP2017175608A (ja) | 反転増幅器、積分器、サンプルホールド回路、ａｄ変換器、イメージセンサ、および撮像装置 | |
| US5801555A (en) | Correlative double sampling (CDS) device | |
| JPH09270961A (ja) | 固体撮像装置 | |
| JPH065092A (ja) | サンプルホールド回路 | |
| JP2016036112A (ja) | 光電変換装置の駆動方法、光電変換装置、および撮像システム | |
| JPH06164263A (ja) | 演算増幅器 | |
| JPS62231499A (ja) | サンプルホ−ルド回路 | |
| JPS637081A (ja) | 映像信号処理装置 | |
| JP2811704B2 (ja) | Ｃｃｄ出力回路 | |
| US5528303A (en) | Synchronizing signal active filter and method | |
| JPH05316338A (ja) | サンプルホールド回路 | |
| JPH06150685A (ja) | サンプルホールド回路 | |
| JPH11260092A (ja) | サンプルホールド回路 | |
| JP2861191B2 (ja) | Ｃｃｄ信号処理装置 | |
| JP3020487B2 (ja) | くし形フィルタおよびその調整方法 | |
| JP2798746B2 (ja) | 固体撮像素子出力回路 |