JPS6281720A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6281720A
JPS6281720A JP60221829A JP22182985A JPS6281720A JP S6281720 A JPS6281720 A JP S6281720A JP 60221829 A JP60221829 A JP 60221829A JP 22182985 A JP22182985 A JP 22182985A JP S6281720 A JPS6281720 A JP S6281720A
Authority
JP
Japan
Prior art keywords
pellet
wiring
wire
bonding
wire bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60221829A
Other languages
English (en)
Inventor
Michiaki Furukawa
古川 道明
Takayuki Okinaga
隆幸 沖永
Hiroshi Tate
宏 舘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi ULSI Engineering Corp
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Engineering Corp, Hitachi Ltd filed Critical Hitachi ULSI Engineering Corp
Priority to JP60221829A priority Critical patent/JPS6281720A/ja
Publication of JPS6281720A publication Critical patent/JPS6281720A/ja
Pending legal-status Critical Current

Links

Classifications

    • H01L2224/48091
    • H01L2924/01078
    • H01L2924/15312
    • H01L2924/16152
    • H01L2924/16195

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 し技術分野〕 本発明は半導体装置に関し、荷に、半導体素子の太ざさ
に応じて抛々のパッケージを用意する必要のない、当該
パッケージのワイヤボンディング用配線の改良技術に関
する。
し背景技術〕 従来、半導体装置を製造する際に、ベレットサイズの異
なる製品をバクケージに恰載する場合、ベレットサイズ
毎罠適正パッケージを製作している。すなわち、例えば
、ベレットサイズが大なるときは、パッケージのサイズ
も大としなければならない。そして、パッケージのワイ
ヤボンディング用配線とベレットとをワイヤボンディン
グするに、このような場合にはベレットサイズカー太な
る分、当該配線を短くしたり、配線の引き回しを工夫し
たりしなければならないが、かかる引き回しもいわゆる
多ピン化に伴ない困m(リードショートを生じたりする
)となり′″Cぎている。
しかも、バクケージを、搭載可能ペレットサイズ毎に製
作する必要があるため、その製作期間が長期化し、かつ
、費用も多大にかかり、半導体装置のコストを高いもの
にしている。なお、半導体のパッケージング技術につい
て詳しく述べた文献の例とし℃、工朶調査会発行198
0年1月15日発行の「IC化実装技術jp136〜1
56がある。
し発明の目的〕 本発明は、かかる従来技術の有する欠点を解消し、ベレ
ットサイズ毎に、いちいち、ワイヤボンディング用配線
の長さの異なるパッケージを用意する必要のない技術を
提供することを目的とする。
本発明は、ペレットサイズ毎にそれに見合った多植多様
のパッケージを製作する必要がないため、パッケージコ
ストを安いものとすることができる蚊術を提供すること
を目的とする。
本発明の前記ならびにそのほかの目的と新規な%徴は、
本明細書の記述および添付図面からあざらかになるであ
ろう。
〔発明の概要〕
示顕において開示されろ発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
すなわち、例えば、本発明では、ペレットサイズ毎何に
かかわらずワイヤボンディング用配線をペレット下面ま
で伸長しておぎ、そこに、ベレット?:搭載するように
したので、ペレットサイズ毎に当該配線長の異なるパッ
ケージを用意する必要がなく、また、多植多様のパッケ
ージを製作する必要がないため、裏作期間も短縮され、
コストを安いものとすることができた。
〔実施例〕
次に、不発明′?:実施例を示す図面に基づいて説明す
る。
第1図は本発明による半導体素子(ペレット)とワイヤ
ボンディング用配線との関係を説明する要部平面図で、
第1図にて、1および2はそれぞれペレットで、ペレッ
トlおよびペレット2はサイズが異なり、ペレット1は
ペレット2よりもサイズが小となっているが、ボンディ
ング用配線3のベレット内長さは一定であることを模式
的に示しである。
本発明は、第5図および第6図に示す従来例と対比され
る。すなわち、これら従来例では、ペレット4のサイズ
が小の場合、それに応じてボンディング用配線5の長さ
も長くなっており(第5図)また、ペレット4のサイズ
が大の場合、それに応じて、ボンディング用配−5の長
さも短くなっている(第6図)。
そして、これら第5図および第6図に示すように、従来
例では、ペレット搭載部6から離隔し℃一点鎖線7で示
す線上に各ボンディング用配線5ヲ配列して8つ、図示
していないが、当該ペレット4のパッドと当該配線5と
をコネクタワイヤによりワイヤボンディングしている。
これに対し、不発明では、ボンディング用配線長を一定
としておぎ、かつ、第5図および第6図に示すよ5なペ
レット搭載部の中心に向けてその内側にまで当該配線を
伸長しておく。
ペレットの下面にボンディング用配線が位置すると、当
該配線とペレットの下面とが当接するので、電気的な接
続を回避するため罠、細繊を必要とする。
両者の間に絶縁層を介装する。
この絶縁層は、絶耐を必要とする部分のみに設けてもよ
いが、ボンディング配線上にもペレット付用の絶縁性接
着剤がゆきわたるようにして当該接層剤によりペレット
付を行う等の方法を採ることかでざる。
第2図は、セラミックパッケージについ【本発明を適用
した例を示し、第2図にて、8はペレット、9はペレッ
ト付用絶縁性接着剤、lOはワイヤボ/ディング用配置
、11はコネクタワイヤ、12はスルホールメッキ、1
3はリード、14は封止材、15はキャップ、16はベ
ースを示す。
第2図に示すように、ペレット8の下面までワイヤボン
ディング用配線10ン伸長し、絶縁性接着剤9にてペレ
ット付を行ない、コネクタワイヤ11にて、上記配線1
0とワイヤボンディングし、当該配線10と、ベース1
6の下面に垂設されたり一ド13とをスルホールメッキ
12により電気的に接続し、封止材14によりキャップ
15を取付して成る。
絶縁性接着剤9は、例えばシリコーンゴム系接着剤によ
り構成される。
ワイヤボンディング用配線10は、例えばタングステン
(W)メタライズにN1およびAuメツキな施したもの
により構成される。
コネクタワイヤ11は例えばAμ線により構成される。
リード13は、例えばN i −F e系合金により構
成される。
封止材14は、例えばエポキシ樹脂より構成される。
キャップ15およびペース16は、例えば、それぞれセ
ラミック材料より成る。
本発明においては、ボンディング用配線上にソルダーレ
ジスlコートシ、ベレットを前記の如きシリコーンゴム
系接着剤により接着させてもよい。また、絶縁性を高め
るためベレット搭載部にツルターレジストコートを施す
等、絶縁層を多層としても良いことは言うまでもない。
この場合、当該配線の長さを一定にしておき、当該レジ
ストパターンのみをベレットサイズに応じて変更しても
よい。
第3図は、当該実施例の説明図で、ペース17上に、ワ
イヤボンディング用配線パターン18を形成し、さらに
、該配線上にソルダーレジスト19を全面にコートし、
ベレットサイズにより、該レジスト19をエツチングな
どにより、当該パターンを変更し、シリコーンゴム系接
着剤20により、ベレッl’ペレット付する。すなわち
、例えば、ベレット21がそれよりも大のベレット22
となるとぎには、当該レジストパターンをエツチングし
て、パターンの変更を行ない、ワイヤボンディング司能
となるようにする。
第4図は、かかる例を適用した半導体装置の実施例を示
す断面図で、同図にて、23はベレット、24はコネク
タワイヤ、25はベレット骨用絶縁接着剤、26はワイ
ヤボンディング用配線、27はソルダーレジスト、28
はペース、29はリード、30はダム、31はシリコー
ン系ゲル、32はキャップ、33は接着剤である。
ペース28は、例えばプリント基材より構成される。ボ
ンディング用配線26は、例えば銅配線により構成され
る。ダム30およびキャップ32を工、例えばそれぞれ
Aiにより構成される。
ベレット骨用絶縁接着剤25および接着剤33はそれぞ
れシリコーン系ゴム接着剤により構成される。
不発明におけるベレットは、例えばシリコン単結晶基板
から成り、周知の技術によってこのクエハ内には多数の
回路素子が形成され、1つの回路機能が与えられている
回路素子の具体例は、例えばM i S トランジスタ
から成り、これらの回路素子によって、例えば論理回路
の回路機能が形成されている。
〔効 果〕
本発明によれば、ワイヤボンディング用配線長乞一定と
しておぎ、ベレット付をするようにしたので、ベレット
サイズ毎に当該配線長の異なるパッケージを用意する必
要がなく、また、多積多様のパッケージ′?:製作する
必要がないため、製作期間、工程数も短縮され、コスト
を低減し、歩留の向上に多大の貢献を果たすことができ
た。
以上不発明者によっ℃なされた発明を実施例にもとづき
具体的に説明したが、不発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で捕々に更可
n目であることはいうまでもない。
〔利用分野〕
本発明は広く半導体装置全般に適用できる。
なお、本発明はペースが平面のものにワイヤボンディン
グ用配線を施す場合に著効がある。すなわち、ペースに
ベレット搭載用の溝部を設けるような場合には該溝部の
サイズによりベレットサイズも決まりてくることが多い
からである。
【図面の簡単な説明】
第1図は本発明の詳細な説明する要部平面図、w、2図
は本発明の51!施例な示す断面図、第3図は本発明の
実施例の変形例な説明する狭部断面図、 第4図は本発明の他の実施例を示す断面図、第5図及び
第6図はそれぞれ従来例を示す説明図である。 1・・・ベレット、2・・・ベレット、3・・・ボンデ
ィング用配線、4・・・ベレット、5・・・ボンディン
グ用配線、6・・・ペレット′Wr載部、7・・・@線
、8・・・ベレット、9・・・ペレット付用絶縁性接着
剤、10・・・ワイヤポンディング用配線、11・・・
コネクタワイヤ、12・・スルーホールメッキ、13・
・・IJ−)’、14・・・封止材、15・・・キャッ
プ、16・・・ベース、17・・・ベース、18・・・
ワイヤボンディング用配線パターン、19・・・ソルダ
ーレジスト、20・・・シリコーン−rム系接m剤、2
1・・・ベレット、22・・・ベレット、23・・・ベ
レット、24・・・コネクタワイヤ、25・・・ペレッ
ト付用絶縁接着剤、26・・・ワイヤポンディング用配
線、27・・・ソルダーレジスト、28・・・ベース、
29・・・!J−ド、30・・・ダム、31・・・シリ
コーン系ゲル、32・・・キャップ、33・・・接着剤
。 代理人 弁理士  小 川  肋 男 第  3  図 第  4  図

Claims (1)

  1. 【特許請求の範囲】 1、半導体素子を搭載する配線基板のワイヤボンディン
    グ用配線の長さを一定としておき、当該素子の大きさに
    より当該ワイヤボンディング用配線と当該素子とが面接
    触するときにはこれら素子と配線間に絶縁層を介在させ
    て成ることを特徴とする半導体装置。 2 ワイヤボンディング用配線を半導体素子の下面にま
    で延設し、当該配線上に絶縁層を設け、半導体素子を搭
    載して成る、特許請求の範囲第1項記載の半導体装置。
JP60221829A 1985-10-07 1985-10-07 半導体装置 Pending JPS6281720A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60221829A JPS6281720A (ja) 1985-10-07 1985-10-07 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60221829A JPS6281720A (ja) 1985-10-07 1985-10-07 半導体装置

Publications (1)

Publication Number Publication Date
JPS6281720A true JPS6281720A (ja) 1987-04-15

Family

ID=16772840

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60221829A Pending JPS6281720A (ja) 1985-10-07 1985-10-07 半導体装置

Country Status (1)

Country Link
JP (1) JPS6281720A (ja)

Similar Documents

Publication Publication Date Title
KR100339044B1 (ko) 볼그리드어레이 반도체패키지 및 그 제조방법
US6002165A (en) Multilayered lead frame for semiconductor packages
EP0498446B1 (en) Multichip packaged semiconductor device and method for manufacturing the same
US6803258B2 (en) Semiconductor device
US6040633A (en) Oxide wire bond insulation in semiconductor assemblies
JPH0445981B2 (ja)
JPH09312375A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
US7247944B2 (en) Connector assembly
JPH11168169A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
CN216624270U (zh) 半导体封装件以及电子器件
JPH08274214A (ja) 半導体装置
JP2003060155A (ja) 半導体パッケージ及びその製造方法
JPS6281720A (ja) 半導体装置
US20010050419A1 (en) Lead frame and semiconductor device using the lead frame and method of manufacturing the same
US9190355B2 (en) Multi-use substrate for integrated circuit
JP2737332B2 (ja) 集積回路装置
KR950014121B1 (ko) 반도체 장치
JP2993480B2 (ja) 半導体装置
JPH10242362A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
JP2990120B2 (ja) 半導体装置
JP2963548B2 (ja) 半導体装置
TW202538984A (zh) 封裝晶片
JPH04192450A (ja) 複合リードフレーム
KR950010866B1 (ko) 표면 실장형(surface mounting type) 반도체 패키지(package)