JPH09312375A - リードフレーム、半導体装置及び半導体装置の製造方法 - Google Patents

リードフレーム、半導体装置及び半導体装置の製造方法

Info

Publication number
JPH09312375A
JPH09312375A JP9008964A JP896497A JPH09312375A JP H09312375 A JPH09312375 A JP H09312375A JP 9008964 A JP9008964 A JP 9008964A JP 896497 A JP896497 A JP 896497A JP H09312375 A JPH09312375 A JP H09312375A
Authority
JP
Japan
Prior art keywords
semiconductor chip
lead
support
semiconductor device
fixed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9008964A
Other languages
English (en)
Other versions
JPH09312375A5 (ja
Inventor
Shigeki Tanaka
茂樹 田中
Atsushi Fujisawa
敦 藤沢
Soichi Nagano
宗一 長野
Tsuguhiko Hirano
次彦 平野
Ryoichi Ota
亮一 太田
Takashi Konno
貴史 今野
Kenichi Takebe
堅一 建部
Toshiaki Okamoto
敏昭 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi Hokkai Semiconductor Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Hokkai Semiconductor Ltd, Hitachi Ltd filed Critical Hitachi Hokkai Semiconductor Ltd
Priority to JP9008964A priority Critical patent/JPH09312375A/ja
Priority to TW086102661A priority patent/TW347585B/zh
Priority to MYPI97001026A priority patent/MY121618A/en
Priority to KR1019970008685A priority patent/KR100475265B1/ko
Priority to CNB971033129A priority patent/CN1156910C/zh
Priority to CNB2004100368185A priority patent/CN100359678C/zh
Priority to US08/820,228 priority patent/US6265762B1/en
Publication of JPH09312375A publication Critical patent/JPH09312375A/ja
Priority to US09/904,839 priority patent/US6909179B2/en
Priority to KR1020040022788A priority patent/KR100473261B1/ko
Publication of JPH09312375A5 publication Critical patent/JPH09312375A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/70—Fillings or auxiliary members in containers or in encapsulations for thermal protection or control
    • H10W40/77—Auxiliary members characterised by their shape
    • H10W40/778—Auxiliary members characterised by their shape in encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/581—Auxiliary members, e.g. flow barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/944—Dispositions of multiple bond pads
    • H10W72/9445—Top-view layouts, e.g. mirror arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 多リードの半導体装置のショート或はワイヤ
流れの発生を防止し、ボンディングを安定させることが
可能な技術を提供する。 【解決手段】 絶縁体を介して支持体をインナーリード
に固定し、この支持体に半導体チップを搭載する半導体
チップ搭載領域を設け、前記インナーリードの先端を前
記半導体チップ搭載領域の全周囲にわたって等間隔に配
置することにより、前記インナーリードの先端をより半
導体チップ搭載領域に接近させる。前記インナーリード
の先端を、前記半導体チップ搭載領域の全周囲に配置
し、半導体チップ搭載領域のコーナー部に対応するイン
ナーリード先端のリードピッチを他のインナーリード先
端のリードピッチよりも広くする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、リードフレーム及
び半導体装置に関し、特に、多リードのリードフレーム
及び半導体装置に適用して有効な技術に関するものであ
る。
【０００２】
【従来の技術】ＬＳＩ等の半導体装置は、集積度の向上
に伴って、より複雑な回路が搭載されその機能も高度な
ものとなっている。このような高機能化によって、半導
体装置にはより多くの外部端子が必要となり、このため
に半導体チップに設けられるパッド電極及び半導体装置
の外部端子であるリードの数もそれに対応して増加する
こととなる。例えば、ロジック半導体装置では、外部端
子の数は数百にも及んでいる。このような多リードの半
導体装置としては、ＱＦＰ（Ｑｕａｄ ＦｌａｔＰａｃ
ｋａｇｅ）型の半導体装置が知られている。このＱＦＰ
型の半導体装置では、半導体チップを封止する封止体の
四側面に夫々複数のリードを設けるために、多リード化
に適しており、半導体装置を実装基板に実装する場合
に、半導体装置周囲のスペースを有効に利用できるとい
う利点がある。
【０００３】このようなＱＦＰ型の半導体装置の組み立
てに用いられるリードフレームとしては、例えば日経Ｂ
Ｐ社刊「ＶＬＳＩパッケージング技術（上）」、１９９
３年５月３１日発行、Ｐ１５５〜Ｐ１６４に示されてお
り、特にＰ１５７及びＰ１５９には具体的なパターンが
示されている。
【０００４】また、前記微細化によって半導体チップに
形成される素子数が増加し、それらの素子がより高速に
動作するために、半導体チップからの発熱も増大するこ
ととなる。この問題に対処するために放熱性を向上させ
た半導体装置として、例えば前記「ＶＬＳＩパッケージ
ング技術（下）」Ｐ２００〜Ｐ２０３にヒートスプレッ
ダを設けた半導体装置が記載されている。この半導体装
置では半導体チップにヒートスプレッダを取り付けるこ
とによって、半導体装置の放熱性を向上させている。
【０００５】
【発明が解決しようとする課題】前記多リード化に対応
するために、リードフレームでは、各リード間の間隔で
あるリードピッチ及びリードの幅寸法を小さくすること
が求められている。
【０００６】また、同様に半導体チップには前記高機能
化によって多くのパッド電極が設けられており、各パッ
ド電極間の間隔であるパッドピッチも小さくなってい
る。一般に半導体チップのパッド電極のピッチは種々の
ものがあるが、ウエハ当たりのチップ取得数を向上させ
るために、チップサイズは小さいことが望ましく、この
ため各パッド電極間のピッチも一段と小さく設定される
傾向にある。
【０００７】このような理由から、多リードと各パッド
電極との間をＡｕ等のワイヤを用いてボンディングする
場合、間隔が小さくなったことにより、隣接するワイヤ
相互が接触するショートが発生しやすくなるという問題
がある。特に半導体チップのコーナー部分では、パッド
電極にボンディングしたワイヤが、半導体チップに対し
て斜め方向にワイヤが伸びるために、パッドピッチが同
一であってもワイヤ相互間の間隔が小さくなるので、そ
の傾向が強くなる。
【０００８】また、ワイヤボンディング後の樹脂モール
ドの際に、各リードの機械的強度の低下或はワイヤ間隔
の減少によって、モールド樹脂の流動によりワイヤが変
形するワイヤ流れが生じることがあり、この変形により
ワイヤのショートが発生するという問題がある。
【０００９】加えて、ＱＦＰでは、中央に搭載された半
導体チップに近づくにつれてリードの配置領域が狭まっ
てくる。このため、リードの加工精度の限界から、リー
ドピッチを半導体チップのパッドピッチに対して充分に
微細化できない場合には、リードの先端を半導体チップ
に近付けることができなくなるので、パッド電極とリー
ドとをボンディングするワイヤを長くせざるを得ない。
このようにワイヤを長くした場合には、前記ショート或
はワイヤ流れの発生の確率が高くなる。
【００１０】また、このようなリードの微細化によっ
て、各リードの機械的強度は低下するために、僅かな力
により変形しやすくなり、このような変形によっても前
記ショートが発生する。
【００１１】本発明の課題は、多リードの半導体装置の
ショート或はワイヤ流れの発生を防止し、ボンディング
を安定させることが可能な技術を提供することにある。
【００１２】本発明の他の課題は、多リードの半導体装
置の放熱特性を向上させることが可能な技術を提供する
ことにある。
【００１３】本発明の前記ならびにその他の課題と新規
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。
【００１４】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば下
記の通りである。
【００１５】支持体に半導体チップを搭載し、この支持
体に絶縁体を介してインナーリードを固定した半導体装
置について、前記支持体の全面に設けた接着剤層によっ
てインナーリード先端を前記半導体チップ搭載領域の全
周囲に固定する。
【００１６】更に、各インナーリード先端のリードピッ
チについて最大のリードピッチが最小のリードピッチの
２倍未満とする。
【００１７】更に、半導体チップのコーナー部に対応す
るインナーリード先端のリードピッチを他のリード先端
のリードピッチよりも広くする。
【００１８】或は、半導体チップのコーナー部に対応す
るインナーリード間に封止体外に導出しないダミーリー
ドを設ける。
【００１９】更に、半導体チップのコーナー部に位置す
るパッド電極のパッドピッチを、他のパッド電極のパッ
ドピッチよりも広くする。
【００２０】上述した手段によれば、インナーリード先
端を前記半導体チップ搭載領域の全周囲に固定すること
によって、前記インナーリードの先端をより半導体チッ
プ搭載領域に接近させることが可能となるので、隣接す
るワイヤ相互が接触するショート、或はモールド樹脂の
流動によりワイヤが変形するワイヤ流れが減少する。
【００２１】また、コーナー部に対応するインナーリー
ド先端のリードピッチを他のインナーリード先端のリー
ドピッチよりも広くすることが可能となるので、隣接す
るワイヤ相互が接触するショート、或はモールド樹脂の
流動によりワイヤが変形するワイヤ流れが減少する。
【００２２】更に、ダミーリードを設けることにより、
樹脂の流れに乱れが生じにくくなるので、ボイドによる
樹脂注入不良が減少する。
【００２３】更に、タブ吊りリードがないためにクロス
ボンディングを容易に行なうことが可能となる。
【００２４】更に、予め支持体の全面に接着剤層を形成
し、これによってインナーリードを固定することによ
り、支持体付リードフレームの製造工程を容易にし、製
造コストを低減することができる。
【００２５】更に、半導体チップを支持体に搭載するこ
とにより、半導体チップで発生した熱は支持体を通じて
外部に放熱可能となっており、半導体チップの放熱特性
を向上させることが可能となる。
【００２６】以下、本発明の実施の形態を説明する。な
お、実施の形態を説明するための全図において、同一機
能を有するものは同一符号を付け、その繰り返しの説明
は省略する。
【００２７】
【発明の実施の形態】
（実施の形態１）図１は本発明の一実施の形態であるＱ
ＦＰ型半導体装置に用いられるリードフレームを示す平
面図であり、図２は図１に示すリードフレームの縦断面
図である。リードフレーム１は、例えばＦｅ‐Ｎｉ系合
金からなり、中央の半導体チップ（破線にて示す）搭載
領域２の全周囲にわたって複数のリード３のインナーリ
ード４の先端が配置されている。また、前記リードフレ
ーム１は、Ｃｕ系合金でもよい。
【００２８】各リード３は、ダムバー６により、或はリ
ードフレームの枠体となるタイバー１９により一体とな
っており、各リード３のダムバー６内側部分及び外側部
分が夫々インナーリード４及びアウターリード５とな
る。
【００２９】このようなリードパターンは、周知のエッ
チング技術、あるいはプレス技術などによって形成さ
れ、通常のＱＦＰ型半導体装置では、リード３は数十本
から数百本が配置され、本実施の形態では１０４本のリ
ード３が配置されている。各リード３のインナーリード
４の先端は、支持体の全面に形成された絶縁性の接着剤
７によって支持体８の表面に固定されている。
【００３０】本発明に係るリードフレーム１では、イン
ナーリード４に固定された支持体８の半導体チップ搭載
領域２に半導体チップを固定する。このため、半導体チ
ップを搭載するタブ（ダイパッド）を支持するタブ吊り
リードは設けられておらず、タブ吊りリードの設けられ
ていた領域をインナーリード４の配置に利用している。
【００３１】このために、従来タブ吊りリードの設けら
れていたコーナー部にもインナーリード４が配置されて
おり、該部を含む全周囲にて、各インナーリード先端の
間隔であるリードピッチについては、最大のリードピッ
チが最小のリードピッチの２倍未満となっており、各イ
ンナーリード４間には他のリードを配置する余地はなく
なっている。つまり、隣接するインナーリードの先端に
おける許容すべき最大のリード間隔（Ｌ）と、リードフ
レームの加工精度、或は設計値により予め決定される最
小のインナーリード間隔（Ｗ１）及び最小のインナーリ
ード幅（Ｗ２）の関係が次の（式１）を満たすように、
本形態のリードフレームは作成されている。
【００３２】
【数１】（Ｌ）＜２×（Ｗ１）＋（Ｗ２）……（式１） そこで本実施の形態では、前記インナーリード４を、こ
のタブ吊りリードの設けられていた位置を含めた前記半
導体チップ搭載領域の全周囲にわたって等間隔に配置す
ることによって、同一のリードピッチであっても、イン
ナーリード４の先端をより半導体チップ搭載領域２に接
近させることが可能となる。このため、半導体チップの
搭載後にワイヤボンディングを行う際に、ワイヤ長さを
短縮することが可能となり、樹脂封止時のワイヤ流れを
低減しワイヤ間のショートが低減する。
【００３３】ここで、支持体８には、熱伝導性の良好な
材料例えばＣｕ系材料、Ａｌ系材料等を用いることによ
って、半導体装置の放熱性を向上させることができる。
【００３４】また、複数のリード３のインナーリード４
を支持体８に固定することにより、各リード３の機械的
強度が改善されるので、インナーリード４のリードピッ
チを小さくしても、外部からの力によるインナーリード
４の変形が生じにくくなる。このため、ボンディングワ
イヤ間のショートを防止することが可能となる。
【００３５】なお、従来のヒートスプレッダを用いた技
術でもタブレスとしたものはあったが、従来はヒートス
プレッダが放熱の問題としてのみ捉えられていた。本発
明によれば、これを積極的にリードピッチの問題解決に
利用し、ボンディングの安定性を向上させるものであ
る。
【００３６】次に、図１に示すリードフレーム及びそれ
を用いた半導体装置の製造方法について図２、図３及び
図４を用いて説明する。
【００３７】先ず、図３中（ａ）に示すように、予め支
持体８のインナーリード４と接着される面の全面に接着
剤７を塗布形成する。接着剤としては、例えばエポキシ
樹脂、フェノール樹脂等の熱硬化性樹脂、或はポリエチ
レン、塩化ビニール樹脂等の熱可塑性樹脂等が用いられ
る。支持体８は、金属の薄板を打ち抜き等によって加工
したものであるが、接着剤７の塗布はこの加工前でも加
工後であってもよい。
【００３８】全面に接着剤７を塗布することで、接着剤
塗布時のマスキング等を不要にし、支持体８を有するリ
ードフレームの製造コストを低減できる。
【００３９】次に、図３中（ｂ）に示すように、パター
ニングされたリードフレーム１の各インナーリード４
を、接着剤７によって支持体８に接着する。この状態が
図２となる。本形態の場合は、３００℃程度の熱処理に
よって、接着剤７をキュアし接着した。
【００４０】次に、図３中（ｃ）に示すように、半導体
チップ１０をＡｇペースト１２によって支持体８の半導
体チップ搭載領域２に接着する。従来は、インナーリー
ド４に接着剤７を塗布し支持体８に接着する方法が採ら
れていたが、この方法では接着剤の塗布時にインナーリ
ードを変形させてしまうために不良品となる等の問題が
あったが、本発明では予め支持体８に塗布した接着剤７
によって、インナーリード４の接着を行なうことによ
り、前述した問題を解決することが可能となる。
【００４１】この後、図４に示すように、半導体チップ
１０のパッド電極１１とインナーリード４とがＡｕ等の
ボンディングワイヤ１３によって接続するが、このワイ
ヤボンディングの際に、本実施の形態では、インナーリ
ード４が支持体８に固定されているので、この支持体８
の裏面を真空吸引することによって、インナーリード４
を固定してワイヤボンディングを行うことができるの
で、従来のリードフレームのごとくインナーリードを押
圧固定するウインドクランパを用いる必要がない。
【００４２】ワイヤボンディング終了後に、半導体チッ
プ１０、支持体８、ボンディングワイヤ１３及びインナ
ーリード４が例えばエポキシ樹脂からなる封止体１４に
よって封止され、前述したダムバー６及びタイバー１９
が切断されて各リード３は電気的に分離される。この
後、封止体１４から延在するアウターリード５は、一例
として図４ではガルウイング状に成形されて半導体装置
９が完成する。
【００４３】（実施の形態２）次に、本発明の他の実施
の形態である半導体装置を図５及び図６を用いて説明す
る。図５は半導体チップ１０のパッド電極１１の配置を
説明する平面図であり、図６は半導体チップ１０のコー
ナー部分のボンディング状態を説明する部分拡大平面図
である。
【００４４】本実施の形態の半導体装置では、インナー
リード４に固定された支持体８の半導体チップ搭載領域
に半導体チップ１０を固定する。このため、半導体チッ
プ１０を搭載するタブ（ダイパッド）を支持するタブ吊
りリードは設けられておらず、タブ吊りリードの設けら
れていた領域をインナーリード４の配置に利用してい
る。
【００４５】このために、従来タブ吊りリードの設けら
れていたコーナー部にもインナーリード４が配置されて
おり、該部を含む全周囲にて各インナーリード先端の間
隔であるリードピッチについては、全周囲にわたって略
等間隔に配置されており、同一のリードピッチであって
も、インナーリード４の先端をより半導体チップ１０に
接近させることが可能となる。なお、各インナーリード
４の先端のリードピッチＰは、１８０μｍ〜２２０μｍ
程度に設定される。
【００４６】半導体チップ１０の外部端子となるパッド
電極１１は、半導体チップ１０の周縁部に複数設けられ
ているが、本実施の形態では、半導体チップのコーナー
に近づくにつれてパッドピッチを広く設けてある。
【００４７】図６に示す例では、半導体チップ１０のパ
ッド電極１１の内周縁部中央よりのパッドピッチをＰ１
とした場合に、以降のパッドピッチをコーナーに近づく
につれて、Ｐ２＝１．１Ｐ１，Ｐ３＝１．２Ｐ１，Ｐ４
＝１．３Ｐ１と０．１Ｐ１ずつ広くする構成となってい
る。なお、高集積度の半導体装置に用いられる半導体チ
ップ１０では、パッド電極１１のピッチは８０μｍ〜１
００μｍ程度に設定される。
【００４８】パッド電極１１とインナーリード４の先端
とは、ワイヤ１３によって接続するボンディングが行な
われているが、パッド電極１１はコーナーに近づくにつ
れて、パッドピッチが広く配置されているので、コーナ
ー部分のワイヤ１３がワイヤ流れなどによって変形した
場合でも隣接するワイヤ１３と接触しショートするのを
防止することができる。なお、ボンディングワイヤ１３
としては、直径が２５μｍ〜３５μｍ程度のＡｕ細線等
が用いられている。
【００４９】また、半導体チップ１０は、ワイヤ１３の
取り回し等の点から、周縁部外端のパッド電極１１と半
導体チップ１０のコーナーを挟んで隣接する他の周縁部
外端のパッド電極１１とのパッドピッチＰ５は、他のパ
ッドピッチより広くなっており、この部分ではリードピ
ッチＰ６よりも広くなっている。
【００５０】また、ワイヤボンディングの際に、本実施
の形態では、インナーリード４が支持体８に固定されて
いるので、この支持体８の裏面を真空吸引することによ
って、インナーリード４を固定してワイヤボンディング
を行うことができるので、従来のリードフレームのごと
くインナーリードを押圧固定するウインドクランパを用
いる必要がない。
【００５１】ワイヤボンディング終了後に、半導体チッ
プ１０、支持体８、ボンディングワイヤ１３及びインナ
ーリード４が例えばエポキシ樹脂からなる封止体１４に
よって封止され、ダムバー６及び前記タイバー１９が切
断されて各リード３は電気的に分離され、封止体１４か
ら延在するアウターリード５は、一例として図４ではガ
ルウイング状に成形されて半導体装置９が完成する。
【００５２】このような本実施の形態の半導体装置で
は、ワイヤ流れによる不良品の発生を従来に比較して略
半分に低減することができる。
【００５３】なお、前記パッドピッチの拡げ方として
は、前述した周縁部中央から一律に拡げる方法の他に、
コーナー部を部分的に拡げる方法等によっても本発明は
実施が可能である。
【００５４】（実施形態３）次に、本発明の他の実施の
形態である半導体装置を図７及び図１６を用いて説明す
る。
【００５５】図７は本発明の他の実施の形態であるＱＦ
Ｐ型半導体装置に用いられるリードフレームを部分的に
示す平面図であり、図１６は半導体装置を部分的に示す
平面図である。
【００５６】リードフレーム１は、例えばＦｅ‐Ｎｉ系
合金又は、Ｃｕ系合金からなり、中央の半導体チップ
（破線にて示す）搭載領域２の全周囲にわたって複数の
リード３のインナーリード４の先端が配置されている。
【００５７】各リード３のインナーリード４及び半導体
チップ１０は、絶縁性の接着剤によって支持体８の表面
に固定されている。接着剤としては、例えばエポキシ樹
脂、フェノール樹脂等の熱硬化性樹脂、或はポリエチレ
ン、塩化ビニール樹脂等の熱可塑性樹脂等が用いられ
る。
【００５８】本実施の形態の半導体装置では、インナー
リード４に固定された支持体８の半導体チップ搭載領域
に半導体チップ１０を固定する。このため、半導体チッ
プ１０を搭載するタブ（ダイパッド）を支持するタブ吊
りリードは設けられておらず、タブ吊りリードの設けら
れていた領域をインナーリード４の配置に利用すること
ができる。
【００５９】そこで本実施の形態では、インナーリード
４の先端を、半導体チップ搭載領域２の全周囲に配置
し、半導体チップ搭載領域２のコーナー部に対応するイ
ンナーリード４先端のリードピッチを他のインナーリー
ド４先端のリードピッチよりも広くすることが可能とな
る。このため、半導体チップの搭載後にワイヤボンディ
ングを行う際に、ワイヤ１３相互の間隔が広くなり、ワ
イヤ１３間のショートが低減する。
【００６０】ここで、支持体８には、熱伝導性の良好な
材料例えばＣｕ系材料、Ａｌ系材料等を用いることによ
って、半導体装置の放熱性を向上させることができる。
【００６１】また、複数のリード３のインナーリード４
を支持体８に固定することにより、各リード３の機械的
強度が改善されるので、インナーリード４のリードピッ
チを小さくしても、外部からの力による変形が生じにく
くなる。このため、ボンディングワイヤ１３間のショー
トを防止することが可能となる。
【００６２】また、パッド電極１１は、半導体チップ１
０の周縁部に複数設けられているが、本実施の形態で
は、半導体チップのコーナーに近づくにつれてパッドピ
ッチを広く設けてある。なお、高集積度の半導体装置に
用いられる半導体チップ１０では、パッド電極１１のピ
ッチは８０μｍ〜１００μｍ程度に設定される。
【００６３】パッド電極１１とインナーリード４の先端
とは、ワイヤ１３によって接続するボンディングが行な
われているが、パッド電極１１はコーナーに近づくにつ
れて、パッドピッチが広く配置されているので、コーナ
ー部分のワイヤ１３がワイヤ流れなどによって変形した
場合でも隣接するワイヤ１３と接触しショートするのを
防止することができる。なお、ボンディングワイヤ１３
としては、直径が２５μｍ〜３５μｍ程度のＡｕ細線等
が用いられている。
【００６４】また、半導体チップ１０は、ある程度の汎
用性をもたせるために、周縁部外端のパッド電極１１と
隣接する他の周縁部外端のパッド電極１１とのパッドピ
ッチは、他のパッドピッチより広くなっており、リード
ピッチよりも広くなることもある。このような場合に前
記外端のパッド電極１１をよりコーナーに近付けてパッ
ドピッチの拡大を図ることも可能である。
【００６５】また、ワイヤボンディングの際に、本実施
の形態では、インナーリード４が支持体８に固定されて
いるので、この支持体８の裏面を真空吸引することによ
って、インナーリード４を固定してワイヤボンディング
を行うことができるので、従来のリードフレームのごと
くインナーリードを押圧固定するウインドクランパを用
いる必要がない。
【００６６】ワイヤボンディング終了後に、半導体チッ
プ１０、支持体８、ボンディングワイヤ１３及びインナ
ーリード４が例えばエポキシ樹脂からなる封止体１４に
よって封止され、ダムバー６及び前記タイバー１９が切
断されて各リード３は電気的に分離され、封止体１４か
ら延在するアウターリード５は成形されて半導体装置９
が完成する。
【００６７】このような本実施の形態の半導体装置で
は、ワイヤ流れによる不良品の発生を従来に比較して略
半分に低減することができる。
【００６８】なお、前記パッドピッチの拡げ方として
は、前述した周縁部中央から一律に拡げる方法の他に、
コーナー部を部分的に拡げる方法等によっても本発明は
実施が可能である。
【００６９】（実施の形態４）次に、本発明の他の実施
の形態であるリードフレームを図１７を用いて説明す
る。図１７はリードフレームを説明する部分拡大平面図
である。
【００７０】本実施の形態のリードフレーム１では、イ
ンナーリード４に固定された支持体８の半導体チップ搭
載領域２に半導体チップ（破線にて示す）を固定する。
このため、半導体チップ１０を搭載するタブ（ダイパッ
ド）を支持するタブ吊りリードは設けられておらず、タ
ブ吊りリードの設けられていた領域をインナーリード４
の配置に利用している。
【００７１】このようなインナーリード４の配置を行な
った場合には、コーナー部におけるアウターリード５の
配置については、アウターリード５の保護或は樹脂注入
流路の確保等のために、封止体１４のコーナーから若干
離してアウターリード５が配置されることとなる。この
ため、封止体１４のコーナー部ではインナーリード４が
配置されない空間が生じてしまうことがある。
【００７２】このような空間が生じた場合には、樹脂注
入時にこの部分にて注入された樹脂の流れに乱れが生じ
るためにボイドが発生し樹脂注入不良の原因となること
がある。
【００７３】このような問題を解決するために本実施の
形態では、従来タブ吊りリードの設けられていたコーナ
ー部に、リードフレーム切除後は封止体外に導出しない
ダミーのインナーリードであるダミーリード２０を設け
る。ダミーリード２０は、他のインナーリード４よりも
幅広で先端がインナーリード４の先端よりも外方に設け
られており、インナーリード４の先端は、半導体チップ
搭載領域２の全周囲にわたって配置されている。
【００７４】本実施の形態ではこのダミーリード２０に
よって樹脂の流れに乱れが生じるのを防止する。従っ
て、このような本実施の形態の半導体装置では、ボイド
による樹脂注入不良品の発生を低減することができる。
【００７５】また、支持板８の四隅を幅広のダミーリー
ド２０で固定することによって、支持板８をより強固に
支持することが可能となる。
【００７６】更に、リードフレームの状態で工程間を搬
送するリードフレーム搬送では、リードフレーム切断前
のこのダミーリード２０の封止体導出部を保持すること
によって搬送を行なうことが可能であり、アウターリー
ド５を保持して搬送することにより生じるアウターリー
ド５の変形を防止することができる。
【００７７】（実施の形態５）次に、本発明の他の実施
の形態である半導体装置を図１８及び図１９を用いて説
明する。図１８は本発明者が本発明に至る段階で検討し
た半導体装置を説明する部分拡大平面図であり、図１９
は本実施の形態の半導体装置を説明する部分拡大平面図
である。
【００７８】図１８に示す半導体装置では、インナーリ
ードと半導体チップのパッド電極との接続は、インナー
リードと、このインナーリードに対向する半導体チップ
の辺に設けられたパッド電極とが接続されている。
【００７９】しかしながら、同一の半導体チップを異種
の封止体に封止する必要がある場合等に、前記半導体チ
ップのコーナー部に対応するインナーリード先端が、こ
のインナーリードと対向する半導体チップの辺とコーナ
ーを挟んで隣接する他の辺に設けられた半導体チップの
パッド電極と接続されるクロスボンディングが要求され
ることがある。
【００８０】このような場合に、図１８に示す如く半導
体チップ１０をタブ２１に固定し、このタブ２１をタブ
吊りリード２２によつて支持する従来の半導体装置で
は、ボンディングワイヤ１３がタブ吊りリード２２上を
横切ることとなる。このため、ボンディングワイヤ１３
とタブ吊りリード２２との接触による不良の発生を防止
するために、このようなボンディングには種々の制限が
設けられており、ボンディングが困難であった。
【００８１】本実施の形態の半導体装置では、インナー
リード４に固定された支持体８に半導体チップ１０を固
定する。このため、半導体チップ１０を搭載するタブ２
１（ダイパッド）及びこのタブを支持するタブ吊りリー
ド２２は設けられておらず、タブ吊りリード２２の設け
られていた領域をインナーリード４の配置に利用してい
る。
【００８２】このようなインナーリード４の配置を行な
うことによつて、前述したクロスボンディングを行なっ
ても、ボンディングワイヤ１３とタブ吊りリード２２と
の接触による不良の発生がなくなり、製品の信頼性が向
上することとなる。
【００８３】また、前記クロスボンディングを容易に行
なうことが可能となり、ボンディングの自由度が向上す
ることとなる。
【００８４】（実施の形態６）図８は本発明の他の実施
の形態であるリードフレームを示す断面図であり、図９
はこのリードフレームを用いて製造した半導体装置を示
す縦断面図である。
【００８５】本実施の形態によるリードフレーム１は、
既述した実施の形態によるリードフレームの構成に加え
て、支持体８の半導体チップ搭載領域２とインナーリー
ド４先端との間に、ワイヤ支持部１５を設けたことを特
徴としている。
【００８６】このワイヤ支持部１５は、支持体８の搭載
領域２の周囲に配置され、半導体装置を組み立てると
き、半導体チップのパッド電極と各リードとの間にボン
ディングされるワイヤのループを一定の高さに支持する
ことができる。ワイヤ支持部１５は、例えばポリイミド
樹脂、エポキシ樹脂などの絶縁材料を接着剤等によって
支持体８に固定する、或は、支持体８を部分的に加工し
て、少なくともワイヤが接する部分を絶縁処理すること
によって形成する。
【００８７】このような、実施の形態によるリードフレ
ーム１によれば、ボンディングワイヤを支持するワイヤ
支持部１５を有しているので、ワイヤのループ高さを一
定に確保することができるため、ワイヤ相互のショート
を低減することができるという効果が得られる。
【００８８】（実施の形態７）図１０は本発明の他の実
施の形態であるリードフレームを示す断面図であり、図
１１はこのリードフレームを用いて製造した半導体装置
を示す縦断面図である。
【００８９】本実施の形態によるリードフレーム１は、
既述した実施の形態によるリードフレームの構成に加え
て、支持体８の半導体チップ搭載領域２とインナーリー
ド４先端との間に、支持体８を保持する治具１６に設け
たワイヤ支持部１５を突出させるスリット１７を設けた
ことを特徴としている。
【００９０】リードフレーム１を治具１６保持した際
に、治具１６に設けられたワイヤ支持部１５が、このス
リット１７から突出することとなる。ワイヤ支持部１５
は、ワイヤボンディング終了後にスリット１７から退避
することとなるので、絶縁性の有無を問われない。
【００９１】本実施の形態では、治具１６に設けたワイ
ヤ支持部１５をリードフレーム１のスリット１７に挿入
することにより、ボンディングが安定するという効果が
得られる。
【００９２】（実施の形態８）図１２は本発明の他の実
施の形態であるリードフレームを示す断面図であり、図
１３はこのリードフレームを用いて製造した半導体装置
を示す縦断面図である。
【００９３】本実施の形態によるリードフレーム１は、
既述した実施の形態によるリードフレームの構成に加え
て、支持体８の半導体チップ搭載領域２が、搭載する半
導体チップ１０のパッド電極１１とインナーリード４表
面とが略同じ高さとなるべくオフセットされていること
を特徴としている。このようなオフセット形状は、周知
のプレス技術などを利用することにより容易に加工する
ことができる。
【００９４】このような加工を行なうことによって、イ
ンナーリード４表面の高さ位置Ｈ１と搭載される半導体
チップ１０の表面の高さ位置Ｈ２とを略等しくすること
により、半導体チップ１０のパッド電極１１と各インナ
ーリード４とのワイヤボンディングの際に、ボンディン
グされるワイヤ１３のループの安定性を高めることがで
きる。ワイヤ１３のループの安定性を高めることによっ
て、ループ形状が一定となるので樹脂モールド時におけ
るワイヤ流れを減少することが可能となる。
【００９５】（実施の形態９）図１４は本発明の他の実
施の形態であるリードフレームに用いられる支持体８を
示す平面図であり、図１５はこの支持体８に半導体チッ
プ１０を搭載した状態を示す平面図である。
【００９６】本実施の形態によるリードフレーム１は、
既述した実施の形態によるリードフレーム１の構成に加
えて、支持体８の表面に、搭載される半導体チップ１０
の各種寸法に対応した複数のマーカ１８を設けたことを
特徴としている。このようなマーカ１８は、印刷、プレ
スなどの技術によって、容易に設けることができる。
【００９７】このように、搭載される半導体チップのサ
イズに対応したマーカ１８を設けることにより、半導体
チップを搭載する際に、半導体チップを搭載する正確な
位置の確認が容易になるので、半導体チップのチップボ
ンディング作業の効率が向上する。
【００９８】更に、半導体チップの位置決め精度が向上
するので、ワイヤの長さを一定に保つことが可能とな
り、ボンディングワイヤのループを安定に保つことがで
きる。ワイヤのループの安定性を高めることによって、
ループ形状が一定となるので樹脂モールド時におけるワ
イヤ流れを減少することが可能となる。
【００９９】以上、本発明者によってなされた発明を、
前記実施の形態に基づき具体的に説明したが、本発明
は、前記実施の形態に限定されるものではなく、その要
旨を逸脱しない範囲において種々変更可能であることは
勿論である。
【０１００】例えば、前記実施の形態では各リードが固
定される支持体として方形状のものを例示したが、支持
体として円形状のものを用いることも可能である。この
ような円形状の支持体を用いた場合には、樹脂モールド
時に樹脂の流れがスムーズになるので、ボイドの発生を
減少できるという効果が得られる。
【０１０１】また、前記実施の形態で用いた支持体にア
ースボンドを目的としたボンディングエリアを設けるこ
とによって、アースボンド対応可能なリードフレームと
して更に広い用途への適用が可能となる。
【０１０２】さらに、支持体に対して搭載する半導体チ
ップは１個に限定されず、複数個の半導体チップを搭載
することも可能であり、これによりマルチチップの半導
体装置に本発明を適用することも可能である。
【０１０３】以上の説明では、主として本発明者によっ
てなされた発明をその背景となった利用分野である半導
体装置に適用した場合について説明したが、それに限定
されるものではなく、本発明は、リードフレームを用い
て電子部品を実装するものには広く適用が可能である。
【０１０４】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。
【０１０５】（１）本発明によれば、インナーリードの
先端を前記半導体チップ搭載領域の全周囲にわたって等
間隔に配置することにより、前記インナーリードの先端
をより半導体チップ搭載領域に接近させることができる
という効果がある。
【０１０６】（２）本発明によれば、上記効果（１）に
より、ボンディングワイヤの長さを短縮することができ
るという効果がある。
【０１０７】（３）本発明によれば、インナーリードの
先端を、前記半導体チップ搭載領域の全周囲に配置し、
半導体チップ搭載領域のコーナー部に対応するインナー
リード先端のリードピッチを他のインナーリード先端の
リードピッチよりも広くすることができるという効果が
ある。
【０１０８】（４）本発明によれば、上記効果（３）に
より、コーナー部にてボンディングワイヤ相互の間隔が
広くなるという効果がある。
【０１０９】（５）本発明によれば、上記効果（２）
（４）により、隣接するワイヤ相互が接触するショー
ト、或はモールド樹脂の流動によりワイヤが変形するワ
イヤ流れが減少するという効果がある。
【０１１０】（６）本発明によれば、半導体チップを支
持体に搭載することにより、半導体チップで発生した熱
は支持体を通じて外部に放熱可能となっており、半導体
チップの放熱特性を向上させることが可能となるという
効果がある。
【０１１１】（７）本発明によれば、ダミーリードを設
けることにより、注入する樹脂の流れの乱れによるボイ
ドの発生を防止することが可能となるという効果があ
る。
【０１１２】（８）本発明によれば、タブ吊りリードを
なくすことにより、クロスボンディングを容易に行なう
ことが可能となるという効果がある。
【０１１３】（９）本発明によれば、支持体に予め接着
剤を形成することにより、支持体付リードフレームの製
造工程を容易にし、製造コストを低減することが可能と
なるという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施の形態であるリードフレームを
示す平面図である。
【図２】図１に示すリードフレームの縦断面図である。
【図３】本発明の一実施の形態であるリードフレームの
製造方法を示す縦断面図である。
【図４】本発明の一実施の形態である半導体装置を示す
縦断面図である。
【図５】本発明の他の実施の形態である半導体装置に用
いられる半導体チップを示す平面図である。
【図６】図５の部分的に拡大して示す平面図である。
【図７】図７は本発明の他の実施の形態であるＱＦＰ型
半導体装置に用いられるリードフレームを部分的に示す
平面図である。
【図８】本発明の他の実施の形態であるリードフレーム
を示す断面図である。
【図９】図８に示すリードフレームを用いて製造した半
導体装置を示す縦断面図である。
【図１０】本発明の他の実施の形態であるリードフレー
ムを示す断面図である。
【図１１】図１０に示すリードフレームを用いて製造し
た半導体装置を示す縦断面図である。
【図１２】本発明の他の実施の形態であるリードフレー
ムを示す断面図である。
【図１３】図１２に示すリードフレームを用いて製造し
た半導体装置を示す縦断面図である。
【図１４】本発明の他の実施の形態であるリードフレー
ムに用いられる支持体８を示す平面図である。
【図１５】図１４に示す支持体８に半導体チップ１０を
搭載した状態を示す平面図である。
【図１６】図１６は本発明の他の実施の形態である半導
体装置を部分的に示す平面図である。
【図１７】図１７は本発明の他の実施の形態である半導
体装置を部分的に示す平面図である。
【図１８】図１８は本発明者が本発明に至る段階で検討
した半導体装置を部分的に示す平面図である。
【図１９】図１９は本発明の他の実施の形態である半導
体装置を部分的に示す平面図である。
【符号の説明】
１…リードフレーム、２…半導体チップ搭載領域、３…
リード、４…インナーリード、５…アウターリード、６
…ダムバー、７…接着剤、８…支持体、９…半導体装
置、１０…半導体チップ、１１…パッド電極、１２…接
着剤、１３…ボンディングワイヤ、１４…封止体、１５
…ワイヤ支持部、１６…治具、１７…スリット、１８…
マーカ、１９…タイバー、２０…ダミーリード、２１…
タブ、２２…タブ吊りリード、Ｐ１，Ｐ２，Ｐ３，Ｐ
４，Ｐ５…パッド電極のピッチ、Ｐ６…コーナー部のリ
ードピッチ、Ｈ１…支持体の表面の高さ位置、Ｈ２…支
持体の中央位置（半導体チップの搭載位置）の高さ位
置。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 長野 宗一 北海道亀田郡七飯町字中島145番地 日立 北海セミコンダクタ株式会社内 (72)発明者 平野 次彦 北海道亀田郡七飯町字中島145番地 日立 北海セミコンダクタ株式会社内 (72)発明者 太田 亮一 北海道亀田郡七飯町字中島145番地 日立 北海セミコンダクタ株式会社内 (72)発明者 今野 貴史 北海道亀田郡七飯町字中島145番地 日立 北海セミコンダクタ株式会社内 (72)発明者 建部 堅一 北海道亀田郡七飯町字中島145番地 日立 北海セミコンダクタ株式会社内 (72)発明者 岡本 敏昭 北海道亀田郡七飯町字中島145番地 日立 北海セミコンダクタ株式会社内

Claims (22)

    【特許請求の範囲】
  1. 【請求項１】 支持体に半導体チップを搭載し、この支
    持体に絶縁体を介してインナーリードを固定した半導体
    装置であって、 前記支持体の全面に設けた接着剤層によってインナーリ
    ード先端が前記半導体チップ搭載領域の全周囲に固定さ
    れていることを特徴とする半導体装置。
  2. 【請求項２】 支持体に半導体チップを搭載し、この支
    持体に絶縁体を介してインナーリードを固定した半導体
    装置であって、 前記支持体の全面に設けた接着剤層によってインナーリ
    ード先端が前記半導体チップ搭載領域の全周囲に固定さ
    れ、各インナーリード先端のリードピッチについて最大
    のリードピッチが最小のリードピッチの２倍未満となっ
    ていることを特徴とする半導体装置。
  3. 【請求項３】 支持体に半導体チップを搭載し、この支
    持体に絶縁体を介してインナーリードを固定した半導体
    装置であって、 前記支持体の全面に設けた接着剤層によってインナーリ
    ード先端が前記半導体チップ搭載領域の全周囲に固定さ
    れ、半導体チップのコーナー部に対応するインナーリー
    ド先端のリードピッチを他のリード先端のリードピッチ
    よりも広くしたことを特徴とする半導体装置。
  4. 【請求項４】 支持体に半導体チップを搭載し、この支
    持体に絶縁体を介してインナーリードを固定した半導体
    装置であって、 前記支持体の全面に設けた接着剤層によってインナーリ
    ード先端が前記半導体チップ搭載領域の全周囲に固定さ
    れ、各インナーリード先端のリードピッチについて最大
    のリードピッチが最小のリードピッチの２倍未満となっ
    ており、半導体チップのコーナー部に対応するインナー
    リード先端のリードピッチを他のリード先端のリードピ
    ッチよりも広くしたことを特徴とする半導体装置。
  5. 【請求項５】 前記半導体チップコーナー部に対応する
    インナーリード先端のリードピッチを、半導体チップの
    コーナーに近づくにつれて広くしたことを特徴とする請
    求項３又は請求項４に記載の半導体装置。
  6. 【請求項６】 支持体に半導体チップを搭載し、この支
    持体に絶縁体を介してインナーリードを固定した半導体
    装置であって、 前記支持体の全面に設けた接着剤層によってインナーリ
    ード先端が前記半導体チップ搭載領域の全周囲に固定さ
    れ、 半導体チップのコーナー部に対応するインナーリード間
    に封止体外に導出しないダミーリードを設けたことを特
    徴とする半導体装置。
  7. 【請求項７】 支持体に半導体チップを搭載し、この支
    持体に絶縁体を介してインナーリードを固定した半導体
    装置であって、 前記支持体の全面に設けた接着剤層によってインナーリ
    ード先端が前記半導体チップ搭載領域の全周囲に固定さ
    れ、各インナーリード先端のリードピッチについて最大
    のリードピッチが最小のリードピッチの２倍未満となっ
    ており、 半導体チップのコーナー部に対応するインナーリード間
    に封止体外に導出しないダミーリードを設けたことを特
    徴とする半導体装置。
  8. 【請求項８】 前記ダミーリードの先端が前記インナー
    リードの先端よりも外方にあることを特徴とする請求項
    ６又は請求項７に記載の半導体装置。
  9. 【請求項９】 支持体に半導体チップを搭載し、この支
    持体に絶縁体を介してインナーリードを固定した半導体
    装置であって、 前記支持体の全面に設けた接着剤層によってインナーリ
    ード先端が前記半導体チップ搭載領域の全周囲に固定さ
    れ、前記半導体チップのコーナー部に位置するパッド電
    極のパッドピッチを、他のパッド電極のパッドピッチよ
    りも広くしたことを特徴とする半導体装置。
  10. 【請求項１０】 支持体に半導体チップを搭載し、この
    支持体に絶縁体を介してインナーリードを固定した半導
    体装置であって、 前記支持体の全面に設けた接着剤層によってインナーリ
    ード先端が前記半導体チップ搭載領域の全周囲に固定さ
    れ、各インナーリード先端のリードピッチについて最大
    のリードピッチが最小のリードピッチの２倍未満となっ
    ており、前記半導体チップのコーナー部に位置するパッ
    ド電極のパッドピッチを、他のパッド電極のパッドピッ
    チよりも広くしたことを特徴とする半導体装置。
  11. 【請求項１１】 前記半導体チップの複数のパッド電極
    のパッドピッチを、半導体チップのコーナーに近づくに
    つれて広くしたことを特徴とする請求項９又は請求項１
    ０に記載の半導体装置。
  12. 【請求項１２】 支持体に半導体チップを搭載し、この
    支持体に絶縁体を介してインナーリードを固定した半導
    体装置であって、 前記支持体の全面に設けた接着剤層によってインナーリ
    ード先端が前記半導体チップ搭載領域の全周囲に固定さ
    れ、 前記半導体チップのコーナー部に対応するインナーリー
    ド先端が、このインナーリードと対向する半導体チップ
    の辺とコーナーを挟んで隣接する他の辺に設けられた半
    導体チップのパッド電極にクロスボンディングされてい
    ることを特徴とする半導体装置。
  13. 【請求項１３】 前記半導体チップのコーナーを挟んで
    隣接するパッド電極のパッドピッチが、これらのパッド
    電極に対応するインナーリード先端のリードピッチより
    も広くなっていることを特徴とする請求項１乃至請求項
    １２の何れか一項に記載の半導体装置。
  14. 【請求項１４】 前記インナーリードの先端を前記半導
    体チップの全周囲にわたって配置することにより、前記
    インナーリードの先端をより半導体チップに接近させた
    ことを特徴とする請求項１乃至請求項１３の何れか一項
    に記載の半導体装置。
  15. 【請求項１５】 前記インナーリードは、絶縁性の接着
    剤を介して支持体に固定されたことを特徴とする請求項
    １乃至請求項１４の何れか一項に記載の半導体装置。
  16. 【請求項１６】 前記支持体は、熱伝導性の良好な材料
    からなることを特徴とする請求項１乃至請求項１５の何
    れか一項に記載の半導体装置。
  17. 【請求項１７】 前記支持体の半導体チップとインナー
    リード先端との間に、ワイヤ支持部を設けたことを特徴
    とする請求項１乃至請求項１６の何れか一項に記載の半
    導体装置。
  18. 【請求項１８】 前記支持体の半導体チップとインナー
    リード先端との間に、ワイヤ支持部を突出させるスリッ
    トを設けたことを特徴とする請求項１乃至請求項１６の
    何れか一項に記載の半導体装置。
  19. 【請求項１９】 前記支持体の半導体チップ搭載領域
    が、搭載する半導体チップのパッド電極とインナーリー
    ド表面とが略同じ高さとなるべくオフセットされている
    ことを特徴とする請求項１乃至請求項１８の何れか一項
    に記載の半導体装置。
  20. 【請求項２０】 支持体の半導体チップ搭載領域に半導
    体チップを搭載し、この支持体に絶縁体を介してインナ
    ーリードを固定した半導体装置の製造方法であって、 前記支持体の全面に形成した接着剤層によつてインナー
    リードを支持体の半導体チップ搭載領域の全周囲に固定
    する工程と、 前記半導体チップを支持体の半導体チップ搭載領域に固
    定する工程と、 前記インナーリードと前記半導体チップとをボンディン
    グする工程とを有することを特徴とする半導体装置の製
    造方法。
  21. 【請求項２１】 半導体チップを搭載する半導体チップ
    搭載領域を支持体に設け、この半導体チップ搭載領域の
    周囲に絶縁体を介してインナーリードを固定したリード
    フレームであって、 前記支持体の全面に設けた接着剤層によってインナーリ
    ードの先端を前記半導体チップ搭載領域の全周囲に固定
    することを特徴とするリードフレーム。
  22. 【請求項２２】 半導体チップを搭載する半導体チップ
    搭載領域を支持体に設け、この半導体チップ搭載領域の
    周囲に絶縁体を介してインナーリードを固定したリード
    フレームであって、 前記支持体の全面に設けた接着剤層によってインナーリ
    ード先端が前記半導体チップ搭載領域の全周囲に固定さ
    れ、各インナーリード先端のリードピッチについて最大
    のリードピッチが最小のリードピッチの２倍未満となっ
    ていることを特徴とするリードフレーム。
JP9008964A 1996-03-18 1997-01-21 リードフレーム、半導体装置及び半導体装置の製造方法 Pending JPH09312375A (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP9008964A JPH09312375A (ja) 1996-03-18 1997-01-21 リードフレーム、半導体装置及び半導体装置の製造方法
TW086102661A TW347585B (en) 1996-03-18 1997-03-05 Lead frame, semiconductor device using the same and manufacturing of semiconductor device thereof
MYPI97001026A MY121618A (en) 1996-03-18 1997-03-12 Lead frame and semiconductor device using the lead frame and method of manufacturing the same
KR1019970008685A KR100475265B1 (ko) 1996-03-18 1997-03-14 리이드프레임과그것을사용한반도체장치및그제조방법
CNB2004100368185A CN100359678C (zh) 1996-03-18 1997-03-17 半导体器件
CNB971033129A CN1156910C (zh) 1996-03-18 1997-03-17 引线框、使用该引线框的半导体器件及其制造方法
US08/820,228 US6265762B1 (en) 1996-03-18 1997-03-18 Lead frame and semiconductor device using the lead frame and method of manufacturing the same
US09/904,839 US6909179B2 (en) 1996-03-18 2001-07-16 Lead frame and semiconductor device using the lead frame and method of manufacturing the same
KR1020040022788A KR100473261B1 (ko) 1996-03-18 2004-04-02 반도체장치

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP8-60421 1996-03-18
JP6042196 1996-03-18
JP9008964A JPH09312375A (ja) 1996-03-18 1997-01-21 リードフレーム、半導体装置及び半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004012736A Division JP4015118B2 (ja) 1996-03-18 2004-01-21 半導体装置

Publications (2)

Publication Number Publication Date
JPH09312375A true JPH09312375A (ja) 1997-12-02
JPH09312375A5 JPH09312375A5 (ja) 2004-12-24

Family

ID=26343600

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9008964A Pending JPH09312375A (ja) 1996-03-18 1997-01-21 リードフレーム、半導体装置及び半導体装置の製造方法

Country Status (6)

Country Link
US (1) US6265762B1 (ja)
JP (1) JPH09312375A (ja)
KR (2) KR100475265B1 (ja)
CN (2) CN1156910C (ja)
MY (1) MY121618A (ja)
TW (1) TW347585B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002176131A (ja) * 2000-12-08 2002-06-21 Hitachi Ltd 半導体装置の製造方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6692989B2 (en) * 1999-10-20 2004-02-17 Renesas Technology Corporation Plastic molded type semiconductor device and fabrication process thereof
JPH11274196A (ja) * 1998-03-26 1999-10-08 Seiko Epson Corp 半導体装置の製造方法およびモールドシステム並びに半導体装置
KR100350046B1 (ko) * 1999-04-14 2002-08-24 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 방열판이 부착된 반도체패키지
US6975021B1 (en) * 1999-09-03 2005-12-13 Micron Technology, Inc. Carrier for substrate film
JP2001230360A (ja) * 2000-02-18 2001-08-24 Hitachi Ltd 半導体集積回路装置およびその製造方法
US7199477B1 (en) * 2000-09-29 2007-04-03 Altera Corporation Multi-tiered lead package for an integrated circuit
JP2002134674A (ja) * 2000-10-20 2002-05-10 Hitachi Ltd 半導体装置およびその製造方法
TW462120B (en) * 2000-11-10 2001-11-01 Siliconware Precision Industries Co Ltd Tape carrier type semiconductor package structure
JP3812447B2 (ja) * 2002-01-28 2006-08-23 富士電機デバイステクノロジー株式会社 樹脂封止形半導体装置
KR100477020B1 (ko) * 2002-12-16 2005-03-21 삼성전자주식회사 멀티 칩 패키지
US7239024B2 (en) * 2003-04-04 2007-07-03 Thomas Joel Massingill Semiconductor package with recess for die
US20050230821A1 (en) * 2004-04-15 2005-10-20 Kheng Lee T Semiconductor packages, and methods of forming semiconductor packages
US7511364B2 (en) * 2004-08-31 2009-03-31 Micron Technology, Inc. Floating lead finger on a lead frame, lead frame strip, and lead frame assembly including same
US7388283B2 (en) * 2005-02-04 2008-06-17 Avago Technologies Ecbu Ip Pte Ltd Method and device for integrating an illumination source and detector into the same IC package that allows angular illumination with a common planar leadframe
JP2006278407A (ja) * 2005-03-28 2006-10-12 Renesas Technology Corp 半導体装置の製造方法
US8110913B2 (en) * 2007-06-29 2012-02-07 Stats Chippac Ltd. Integrated circuit package system with integral inner lead and paddle
US7750444B2 (en) * 2008-05-19 2010-07-06 Powertech Technology Inc. Lead-on-chip semiconductor package and leadframe for the package
US9337240B1 (en) * 2010-06-18 2016-05-10 Altera Corporation Integrated circuit package with a universal lead frame
CN102332441B (zh) * 2010-07-12 2014-05-14 无锡华润安盛科技有限公司 一种高线位封装形式的引线框及其封装结构
US8450841B2 (en) * 2011-08-01 2013-05-28 Freescale Semiconductor, Inc. Bonded wire semiconductor device
US8841758B2 (en) * 2012-06-29 2014-09-23 Freescale Semiconductor, Inc. Semiconductor device package and method of manufacture
JP6100648B2 (ja) 2013-08-28 2017-03-22 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
CN108735701B (zh) * 2017-04-13 2021-12-24 恩智浦美国有限公司 具有用于包封期间的毛刺缓解的虚设引线的引线框架
US12400992B2 (en) * 2022-06-01 2025-08-26 Nanya Technology Corporation Semiconductor device with supporter against which bonding wire is disposed and method for preparing the same
US20230395558A1 (en) * 2022-06-01 2023-12-07 Nanya Technology Corporation Semiconductor device with supporter against which bonding wire is disposed

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59105349A (ja) * 1982-12-08 1984-06-18 Hitachi Ltd 集積回路装置
JP2637247B2 (ja) * 1989-09-12 1997-08-06 株式会社東芝 樹脂封止型半導体装置
US4992628A (en) * 1990-05-07 1991-02-12 Kyocera America, Inc. Ceramic-glass integrated circuit package with ground plane
JPH04162556A (ja) * 1990-10-25 1992-06-08 Mitsubishi Electric Corp リードフレーム及びその製造方法
US5245214A (en) * 1991-06-06 1993-09-14 Northern Telecom Limited Method of designing a leadframe and a leadframe created thereby
US5510649A (en) * 1992-05-18 1996-04-23 Motorola, Inc. Ceramic semiconductor package having varying conductive bonds
JPH07231007A (ja) * 1994-02-15 1995-08-29 Toshiba Corp 半導体装置
JPH0837252A (ja) * 1994-07-22 1996-02-06 Nec Corp 半導体装置
US5818114A (en) * 1995-05-26 1998-10-06 Hewlett-Packard Company Radially staggered bond pad arrangements for integrated circuit pad circuitry
JPH0945723A (ja) * 1995-07-31 1997-02-14 Rohm Co Ltd 半導体チップおよびこの半導体チップを組み込んだ半導体装置ならびにその製造方法
US5691567A (en) * 1995-09-19 1997-11-25 National Semiconductor Corporation Structure for attaching a lead frame to a heat spreader/heat slug structure
US5905299A (en) * 1996-01-05 1999-05-18 Texas Instruments, Inc. Thermally enhanced thin quad flatpack package
US5771157A (en) * 1996-03-08 1998-06-23 Honeywell, Inc. Chip-on-board printed circuit assembly using aluminum wire bonded to copper pads

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002176131A (ja) * 2000-12-08 2002-06-21 Hitachi Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
CN1156910C (zh) 2004-07-07
US6265762B1 (en) 2001-07-24
KR100475265B1 (ko) 2005-07-01
MY121618A (en) 2006-02-28
KR100473261B1 (ko) 2005-03-14
KR970067736A (ko) 1997-10-13
CN1595646A (zh) 2005-03-16
CN1164127A (zh) 1997-11-05
TW347585B (en) 1998-12-11
CN100359678C (zh) 2008-01-02

Similar Documents

Publication Publication Date Title
JPH09312375A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
US6638790B2 (en) Leadframe and method for manufacturing resin-molded semiconductor device
KR100596100B1 (ko) 반도체 장치의 제조 방법
JP3046024B1 (ja) リ―ドフレ―ムおよびそれを用いた樹脂封止型半導体装置の製造方法
JPH0815193B2 (ja) 半導体装置及びこれに用いるリードフレーム
JP3470111B2 (ja) 樹脂封止型半導体装置の製造方法
JP3072291B1 (ja) リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法
JPH09307051A (ja) 樹脂封止型半導体装置及びその製造方法
US6909179B2 (en) Lead frame and semiconductor device using the lead frame and method of manufacturing the same
JPH11297917A (ja) 半導体装置及びその製造方法
JPH10242362A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
JP4015118B2 (ja) 半導体装置
JPH11260989A (ja) 樹脂封止型半導体装置及びその製造方法
JP4252563B2 (ja) 半導体装置
JP3454192B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2001135767A (ja) 半導体装置およびその製造方法
JP2001267484A (ja) 半導体装置およびその製造方法
JP2001077285A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2002164496A (ja) 半導体装置およびその製造方法
JPH11354673A (ja) 半導体装置
JP3127948B2 (ja) 半導体パッケージ及びその実装方法
JP2002009116A (ja) 半導体装置及び半導体装置の製造方法
JPH08148634A (ja) リードフレームならびにそれを用いた半導体装置およびその製造方法
JPH0595078A (ja) 樹脂封止型半導体装置
JP2001044351A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040121

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041012

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041210

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050118