JPS6281729A - 半導体板ののこぎり引きに際して破断部を限定する方法 - Google Patents

半導体板ののこぎり引きに際して破断部を限定する方法

Info

Publication number
JPS6281729A
JPS6281729A JP61229469A JP22946986A JPS6281729A JP S6281729 A JPS6281729 A JP S6281729A JP 61229469 A JP61229469 A JP 61229469A JP 22946986 A JP22946986 A JP 22946986A JP S6281729 A JPS6281729 A JP S6281729A
Authority
JP
Japan
Prior art keywords
semiconductor
sawing
frame
dielectric layer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61229469A
Other languages
English (en)
Inventor
マンフレート、アルルト
ヨアヒム、ダーテ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Publication of JPS6281729A publication Critical patent/JPS6281729A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P52/00—Grinding, lapping or polishing of wafers, substrates or parts of devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/028—Dicing

Landscapes

  • Dicing (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体板ののこぎり引きに際して破断部を
限定する方法に関するものである。
〔従来の技術〕
半導体２個々のチップにのこぎり引きテる際半導体表面
ののこぎり引き縁端にチッページｔ　ｃｈ−ｉｐｐａｇ
ｅ　＞と呼ばれる貝がら状破断が起る。この貝がら状破
断はのこぎり引きの深さには関係しないが、のこ万の品
質、のこ刀の使用時間、のこぎり切りの速さ等ののこぎ
り引きパラメータ（二関係し２、又のこぎり引き区域の
ドーピング、表面層の種類の数等の半導体板パラメータ
に関係して住する。
このテンベージと呼ばれる平坦な半導体破断部は、その
幅がガードリング又はｐｎ接合部等の能動チップ領域？
破壊する程大きくなると、デバイスの品質に影響ゲ及ぼ
す。
これまでは各チップの能動領懺間の間隔ケ拡げ、最大の
テンベージにおいて破壊された区域も個々のチップの品
質？損なわないようにして来た。
これは、チンページ区域の目（二見える破断領域の外で
は目に見えない微小クランクによる結晶破壊がゲＣ万性
エツチングによっても認められないことに基く。
し発明が解決しようとする問題点〕 半導体デバイスの微小化に伴い半導体板表面におけるデ
バイスの占有面積の縮小が必要となり半導体表面の価値
が上昇するので、この発明は半導体板からのこぎり引き
によって作られる各チップの品質やその［１りを低下さ
せることなく、のこぎり引き区域の幅を縮小することを
目的とする。
〔問題点？解決するための手段〕
この目的は特許請求の範囲第１珀に特徴として挙げた操
作によって達成される。
〔発明の作用効果〕
次にこの昇明による方法の長所をシリコンとシリコン化
合物乞便用する場合について説明するが、この発明はシ
リコン半導体板又はシリコン化合物四電層に限定される
ものではなく、シリコン化合物その他の誘電層を備える
種々の半導体板もこの発明の方法によって処理すること
ができる。
この発明においては例えばシリコンの熱酸化に際してシ
リコンと二酸化シリコンの境界面に発生する機械的応力
が、のこぎり引きに際してシリコンの貝から状＠！Ｆｌ
−ストップするのに利用される。酸化処理温度から室温
までの温度差ＪＴの冷却に際してシリコン表面に成長し
た熱酸化二酸化シリコンには大きな圧縮応力が加わり、
二酸化シリコンとの境界面近くのシリコンには引張り応
力が万りわるが、これはシリコンと二酸化シリコンの線
膨張係数の差に基くものである。線膨張係数の値はシリ
コンが乙５ＸｌＯ−”／”（：であり、二酸化シリコン
（ｓｉｏ、）はｏ、ｓ　ｘ　＋　ｏ　−’／℃である。
従って酸化温度と室温の間の温度差ＪＴが大きい程、又
二酸化シリコン層が厚い程シリコンに〕わる応力が大き
くなる。境界面において二酸化シリコンがシリコンに及
ぼす引張り応力が臨界値を超えると、シリコン内に平面
形結晶転位の形で応力の打消しが生する。この平面形結
晶転位はソーサー・エッチ・ピントＩ　５ａｕｃｅｒ　
Ｅｔｃｈ　Ｐｉｔｓ　１と呼ばれている。
この発明の方圧ではシリコンとの境界面において上記の
応力の打消しが行われていない酸化物が使用されること
がある。この半導体表面に設けられた酸化物に半導体デ
バイスのチップの能動区域？包囲する枠がエンチングに
よって作られ、その幅が１μ島程度であり厚さが０１μ
ｍ程度、特に０、１μ鴫の前後であると、この能動領域
を包囲する枠の酸化物縁總近くにおいて２つのチップの
間ののこぎり引き区域のシリコン表面に形成された対称
引張り応力場がシリコンのｋｉｌｌ阻止する。
このことから各チップの能動区＠ｒ包み１する枠をテン
ベージ・ヌトンパーと呼ぶことができる。
この発明の実施態様とその利点は特許請求の範囲第２項
以下と図面に示されている。
〔実施例〕
第１図はＮＰＮ　　）ランジスタとなっているのこぎり
引きされたチップの平面図である。トランジスタのコレ
クタ・ベース・ダイオードは高温でシリコン基板表面に
形成された二酸化シリコンの枠ｌで包囲される。半導体
板ののこぎり引きに際して発生し、臨界値１：ｒ：超え
たとき貝から状破断（テンベージ）によって結晶？破壊
テる圧稲力が枠１の熱酸化物の引張り応力によって打消
されるがら、破断部９は第３図に示すように枠１の酸化
物縁端においてストップされる。
しかし第１図（二は区域１０においてのこぎり引きの力
が過大になると、のこぎり引きに際して発生した圧縮力
の熱酸化物の引張り応力による補償が充分でなく、大き
な破断部が生ずることも示されている。しかしこのよう
に大きなのこぎり引き力は正規ののこぎり引き条件の下
では発生せず、不当なのこぎり引き条件の下かのこ刃の
圧しっけが悪いときに発生する。
？ツベージ・ストッパ枠ｌによってのこぎり引き幅を個
々の半導体デバイスの品質又は歩留り？損うことなく縮
小することができる。これによって半導体板表面の貴重
な面積が節約され、例えば半導体ウェーハ１枚毎により
多数のデバイスを作ることができる。
第２図に第１図のＰＮ　　ダイオードの切断面を示す。
Ｎ型ドープシリコン基板５（二ＰＮ　接合形成用のＰ　
型ドープ領域とＮ　型にドープされたチャネル・ストッ
パ４が作られている。第２図に示したダイオードは、５
μ島又はそれ以上の幅を持つ二酸化シリコンのチンペー
ジ・ストッパ枠ｌと、チンページ・ストッパ枠ｌとダイ
オードの能動領域の間の安全区域２を備える。この安全
区域２の幅も５μ寓又はそれ以上とすると有利である。
能動領域３ではドーピングを異にする領賠間の移行部は
二酸化シリコンｌｌ１６で覆われる。安全区域２は能動
領域３の有害作用にカする保護を改善するものである。
半導体基板５の表面のチンページ・ストッパ枠１は、２
つの半導体デバイス構成チップ間ののこぎり引き区域７
の中央８において枠１０）縁端近くに対称的な引張り応
力の場が形成されるときに限って有意義なものである。
こののこぎり引き区域中央の対称的引張り応力の場は、
−例としてチンページ、ストッパ枠が特殊な構成と様態
をもって設けられることによって生ずるものである。こ
の場合枠ｌには熱酸化物を使用することはできない。
しかしのこぎり引き区域内にのこぎり引きによって生じ
た圧力を補償する対称的引張りカの場が生ずるように析
出パラメータが選定されているときは、枠Ｉ　ＹＣＶ　
Ｄ酸化物層又は窒化物層とすることも可能である。この
目的に対しては例えば１つのチンページ・ストッパ枠ｉ
ｙ高い温度で形成させ半導体基板と共に冷却することが
可能である。
チンページ・ストッパ枠ｌの線膨張係数が半導体基板の
線膨張係数より大きいときは、チンページ・ストッパ枠
を低温で半導体基板表面に形成させることも可能である
。のこぎり引きが例えば低い温度で行われるかあるいは
高い温度で行われるときにも、膨張係数の配合によって
はテンベージ・ストッパ枠を標準温度で形成させること
も可能である。この発明にとって重要なのは半導体基板
とチンページ・ストッパ枠１の線膨張係数の差が半導体
結晶の温度と物理的又は化学的過程の変化によってのこ
ぎり引き区域７内に対称的な引張り応力の場が作られる
ように利用されることである。
チンページ・ストッパ枠ｌは任意のやり万で半導体デバ
イスの技術的構成中に集積することができる。この半導
体デバイスも当然集積回路？含み得るものである。例え
ばチンページ・ストッパ枠ｌの上には例えばリンケイ酸
ガラス、窒化物、アルミニウム等の層乞設けることがで
きる。これらの追加層はチンページ・ストッパ枠の作用
に影響を及ぼテことはない。
枠３は半導体基板上の個々の部分の周辺？完全に包囲す
る必要はない。のこぎり引き区域７内の対称的の引張り
応力の発生に対しては、枠】が半導体基板上の個々の部
分の周縁のところどころに存在するだけで足りる。
この発明の要点は、ｙ′−ッページ・ストッパ枠ｌが半
導体板ののこぎり引きされるときの温度と貢っだ温度に
おいて半導体板上に設けられることである。
【図面の簡単な説明】
第１図はこの発明によって誘電ｊ曽の枠が設けられてい
る個々のチップの平面図、第２図は第１図のＰＮ　　ダ
イオードを通る断面図である。 ｌ・・・テンベージ・ストッパ枠、　　７・・・のこぎ
り引き区域、　　９・・・破断部。 （６１１８）代理人升埋」：冨ト１　鷹・［−１、・７
ｊ′− Ｉ０　１ Ｉ０　２ 日８

Claims (1)

  1. 【特許請求の範囲】 １）半導体板の表面においてそれから作られるチップの
    境界となる部分に誘電層から成る枠（１）を半導体表面
    に引張り応力を及ぼすようにとりつけ、それによつての
    こぎり引き区域（７）において半導体表面に半導体材料
    の破断部（９）を限定する対称的な引張り応力場が作ら
    れることを特徴とする半導体板をチップにのこぎり引き
    する際の破断部を限定する方法。 ２）誘電層として熱酸化物が使用されることを特徴とす
    る特許請求の範囲第１項記載の方法。 ３）誘電層として酸化層を析出させることを特徴とする
    特許請求の範囲第１項又は第２項記載の方法。 ４）誘電層として窒化層を析出させることを特徴とする
    特許請求の範囲第１項記載の方法。 ５）誘電層の形成が高い温度で行われることを特徴とす
    る特許請求の範囲第１項乃至第４項の１つに記載の方法
    。 ６）誘電層の形成中半導体板を急冷却することを特徴と
    する特許請求の範囲第１項乃至第５項の１つに記載の方
    法。 ７）枠（１）が１μｍ程度の幅と０．１μｍ程度の厚さ
    を持つことを特徴とする特許請求の範囲第１項乃至第５
    項の１つに記載の方法。
JP61229469A 1985-09-30 1986-09-27 半導体板ののこぎり引きに際して破断部を限定する方法 Pending JPS6281729A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3534894.1 1985-09-30
DE3534894 1985-09-30

Publications (1)

Publication Number Publication Date
JPS6281729A true JPS6281729A (ja) 1987-04-15

Family

ID=6282398

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61229469A Pending JPS6281729A (ja) 1985-09-30 1986-09-27 半導体板ののこぎり引きに際して破断部を限定する方法

Country Status (4)

Country Link
US (1) US4804641A (ja)
EP (1) EP0220404B1 (ja)
JP (1) JPS6281729A (ja)
DE (1) DE3677455D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010050085A1 (ja) * 2008-10-31 2010-05-06 パナソニック株式会社 半導体ウェハ及びその分割方法

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5157001A (en) * 1989-09-18 1992-10-20 Matsushita Electric Industrial Co., Ltd. Method of dicing semiconductor wafer along protective film formed on scribe lines
JP2776457B2 (ja) * 1992-12-29 1998-07-16 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体デバイスのクラックストップ形成方法及び半導体デバイス
US5882988A (en) * 1995-08-16 1999-03-16 Philips Electronics North America Corporation Semiconductor chip-making without scribing
US6493934B2 (en) 1996-11-12 2002-12-17 Salman Akram Method for sawing wafers employing multiple indexing techniques for multiple die dimensions
US6250192B1 (en) 1996-11-12 2001-06-26 Micron Technology, Inc. Method for sawing wafers employing multiple indexing techniques for multiple die dimensions
US6006739A (en) * 1996-11-12 1999-12-28 Micron Technology, Inc. Method for sawing wafers employing multiple indexing techniques for multiple die dimensions
US6127245A (en) * 1997-02-04 2000-10-03 Micron Technology, Inc. Grinding technique for integrated circuits
US5789302A (en) * 1997-03-24 1998-08-04 Siemens Aktiengesellschaft Crack stops
US6096576A (en) 1997-09-02 2000-08-01 Silicon Light Machines Method of producing an electrical interface to an integrated circuit device having high density I/O count
US6303986B1 (en) 1998-07-29 2001-10-16 Silicon Light Machines Method of and apparatus for sealing an hermetic lid to a semiconductor die
US6872984B1 (en) 1998-07-29 2005-03-29 Silicon Light Machines Corporation Method of sealing a hermetic lid to a semiconductor die at an angle
DE19915156A1 (de) * 1999-03-27 2000-09-28 Inst Halbleiterphysik Gmbh Verfahren zur Herstellung dünner gleichförmiger Oxidschichten auf Silizium-Oberflächen
US6956878B1 (en) 2000-02-07 2005-10-18 Silicon Light Machines Corporation Method and apparatus for reducing laser speckle using polarization averaging
DE10047152B4 (de) 2000-09-22 2006-07-06 eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Hochvolt-Diode und Verfahren zu deren Herstellung
US7177081B2 (en) 2001-03-08 2007-02-13 Silicon Light Machines Corporation High contrast grating light valve type device
US6707591B2 (en) 2001-04-10 2004-03-16 Silicon Light Machines Angled illumination for a single order light modulator based projection system
US6865346B1 (en) 2001-06-05 2005-03-08 Silicon Light Machines Corporation Fiber optic transceiver
US20020185121A1 (en) * 2001-06-06 2002-12-12 Farnworth Warren M. Group encapsulated dicing chuck
US6747781B2 (en) 2001-06-25 2004-06-08 Silicon Light Machines, Inc. Method, apparatus, and diffuser for reducing laser speckle
US6782205B2 (en) 2001-06-25 2004-08-24 Silicon Light Machines Method and apparatus for dynamic equalization in wavelength division multiplexing
US6829092B2 (en) 2001-08-15 2004-12-07 Silicon Light Machines, Inc. Blazed grating light valve
US6785001B2 (en) * 2001-08-21 2004-08-31 Silicon Light Machines, Inc. Method and apparatus for measuring wavelength jitter of light signal
US6930364B2 (en) 2001-09-13 2005-08-16 Silicon Light Machines Corporation Microelectronic mechanical system and methods
US6956995B1 (en) 2001-11-09 2005-10-18 Silicon Light Machines Corporation Optical communication arrangement
US6800238B1 (en) 2002-01-15 2004-10-05 Silicon Light Machines, Inc. Method for domain patterning in low coercive field ferroelectrics
US6767751B2 (en) 2002-05-28 2004-07-27 Silicon Light Machines, Inc. Integrated driver process flow
US6728023B1 (en) 2002-05-28 2004-04-27 Silicon Light Machines Optical device arrays with optimized image resolution
US7054515B1 (en) 2002-05-30 2006-05-30 Silicon Light Machines Corporation Diffractive light modulator-based dynamic equalizer with integrated spectral monitor
US6822797B1 (en) 2002-05-31 2004-11-23 Silicon Light Machines, Inc. Light modulator structure for producing high-contrast operation using zero-order light
US6829258B1 (en) 2002-06-26 2004-12-07 Silicon Light Machines, Inc. Rapidly tunable external cavity laser
US6908201B2 (en) 2002-06-28 2005-06-21 Silicon Light Machines Corporation Micro-support structures
US6813059B2 (en) 2002-06-28 2004-11-02 Silicon Light Machines, Inc. Reduced formation of asperities in contact micro-structures
US6714337B1 (en) 2002-06-28 2004-03-30 Silicon Light Machines Method and device for modulating a light beam and having an improved gamma response
US6801354B1 (en) 2002-08-20 2004-10-05 Silicon Light Machines, Inc. 2-D diffraction grating for substantially eliminating polarization dependent losses
US7057795B2 (en) * 2002-08-20 2006-06-06 Silicon Light Machines Corporation Micro-structures with individually addressable ribbon pairs
US6712480B1 (en) 2002-09-27 2004-03-30 Silicon Light Machines Controlled curvature of stressed micro-structures
US6928207B1 (en) 2002-12-12 2005-08-09 Silicon Light Machines Corporation Apparatus for selectively blocking WDM channels
US7057819B1 (en) 2002-12-17 2006-06-06 Silicon Light Machines Corporation High contrast tilting ribbon blazed grating
US6987600B1 (en) 2002-12-17 2006-01-17 Silicon Light Machines Corporation Arbitrary phase profile for better equalization in dynamic gain equalizer
US6934070B1 (en) 2002-12-18 2005-08-23 Silicon Light Machines Corporation Chirped optical MEM device
US6927891B1 (en) 2002-12-23 2005-08-09 Silicon Light Machines Corporation Tilt-able grating plane for improved crosstalk in 1×N blaze switches
US7068372B1 (en) 2003-01-28 2006-06-27 Silicon Light Machines Corporation MEMS interferometer-based reconfigurable optical add-and-drop multiplexor
US7286764B1 (en) 2003-02-03 2007-10-23 Silicon Light Machines Corporation Reconfigurable modulator-based optical add-and-drop multiplexer
US6947613B1 (en) 2003-02-11 2005-09-20 Silicon Light Machines Corporation Wavelength selective switch and equalizer
US6922272B1 (en) 2003-02-14 2005-07-26 Silicon Light Machines Corporation Method and apparatus for leveling thermal stress variations in multi-layer MEMS devices
US7391973B1 (en) 2003-02-28 2008-06-24 Silicon Light Machines Corporation Two-stage gain equalizer
US6829077B1 (en) 2003-02-28 2004-12-07 Silicon Light Machines, Inc. Diffractive light modulator with dynamically rotatable diffraction plane
US7027202B1 (en) 2003-02-28 2006-04-11 Silicon Light Machines Corp Silicon substrate as a light modulator sacrificial layer
US6806997B1 (en) 2003-02-28 2004-10-19 Silicon Light Machines, Inc. Patterned diffractive light modulator ribbon for PDL reduction
US6922273B1 (en) 2003-02-28 2005-07-26 Silicon Light Machines Corporation PDL mitigation structure for diffractive MEMS and gratings
US7042611B1 (en) 2003-03-03 2006-05-09 Silicon Light Machines Corporation Pre-deflected bias ribbons

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1480433A (fr) * 1965-04-30 1967-05-12 Nippon Electric Co Procédés de traçage et de découpage de masses semi-conductrices et nouveaux produits ainsi obtenus
GB1118536A (en) * 1966-09-30 1968-07-03 Standard Telephones Cables Ltd Improvements in or relating to semiconductor devices
NL6707515A (ja) * 1967-05-31 1968-12-02
JPS4826421B1 (ja) * 1969-05-28 1973-08-10
JPS482836U (ja) * 1971-05-21 1973-01-13
US3974003A (en) * 1975-08-25 1976-08-10 Ibm Chemical vapor deposition of dielectric films containing Al, N, and Si
US4033027A (en) * 1975-09-26 1977-07-05 Bell Telephone Laboratories, Incorporated Dividing metal plated semiconductor wafers
DE2730130C2 (de) * 1976-09-14 1987-11-12 Mitsubishi Denki K.K., Tokyo Verfahren zum Herstellen von Halbleiterbauelementen
US4096619A (en) * 1977-01-31 1978-06-27 International Telephone & Telegraph Corporation Semiconductor scribing method
FR2382097A1 (fr) * 1977-02-23 1978-09-22 Radiotechnique Compelec Procede de fabrication de diodes semi-conductrices de type p-i-n
US4267205A (en) * 1979-08-15 1981-05-12 Hughes Aircraft Company Process for low-temperature surface layer oxidation of a semiconductor substrate
JPS5671950A (en) * 1979-11-19 1981-06-15 Hitachi Ltd Manufacture of integrated semiconductor circuit
JPS56103447A (en) * 1980-01-22 1981-08-18 Toshiba Corp Dicing method of semiconductor wafer
JPS5861763A (ja) * 1981-10-09 1983-04-12 武笠　均 触感知器消化装置
US4606935A (en) * 1985-10-10 1986-08-19 International Business Machines Corporation Process and apparatus for producing high purity oxidation on a semiconductor substrate

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010050085A1 (ja) * 2008-10-31 2010-05-06 パナソニック株式会社 半導体ウェハ及びその分割方法
JP2010109230A (ja) * 2008-10-31 2010-05-13 Panasonic Corp 半導体ウェハ及びその分割方法
US8299580B2 (en) 2008-10-31 2012-10-30 Panasonic Corporation Semiconductor wafer and a method of separating the same

Also Published As

Publication number Publication date
EP0220404A1 (de) 1987-05-06
US4804641A (en) 1989-02-14
EP0220404B1 (de) 1991-02-06
DE3677455D1 (de) 1991-03-14

Similar Documents

Publication Publication Date Title
US4804641A (en) Method for limiting chippage when sawing a semiconductor wafer
US7170098B2 (en) Electronic assembly including a die having an integrated circuit and a layer of diamond to transfer heat
CN1324661C (zh) 切割半导体晶片的方法
US6790709B2 (en) Backside metallization on microelectronic dice having beveled sides for effective thermal contact with heat dissipation devices
JP6554676B2 (ja) 化合物半導体装置およびその製造方法ならびに樹脂封止型半導体装置
US6897126B2 (en) Semiconductor device manufacturing method using mask slanting from orientation flat
JP2699517B2 (ja) 丸形またはテーパ状エッジおよびコーナーを有する半導体デバイス
US4131985A (en) Thin silicon devices
US6936497B2 (en) Method of forming electronic dies wherein each die has a layer of solid diamond
JPH08130197A (ja) 半導体装置の製造方法
JPS6226839A (ja) 半導体基板
JP2009076782A (ja) 半導体基板、その製造方法、および半導体チップ
JPH04251960A (ja) 半導体ウエハおよび半導体装置の製造方法
JPH05285935A (ja) 半導体基板の分割方法
US20230245928A1 (en) Temperature-based semiconductor wafer singulation
WO2025032885A1 (ja) 半導体装置の製造方法
JP2766086B2 (ja) ヒートシンクの製造方法
JPH053271A (ja) 半導体装置
JPH02102514A (ja) 半導体基板の製造方法
JPS61276256A (ja) 半導体装置
JP2007103808A (ja) 半導体ウェーハの製造方法及び半導体ウェーハ
JPS59231835A (ja) 半導体ウエ−ハの分割方法
JPS6010734A (ja) 半導体集積回路装置の組立方法
JPS62101070A (ja) 半導体装置の製造方法
JPS5994858A (ja) 半導体パツケ−ジ