JPS6281815A - Analog-digital conversion circuit - Google Patents

Analog-digital conversion circuit

Info

Publication number
JPS6281815A
JPS6281815A JP22131885A JP22131885A JPS6281815A JP S6281815 A JPS6281815 A JP S6281815A JP 22131885 A JP22131885 A JP 22131885A JP 22131885 A JP22131885 A JP 22131885A JP S6281815 A JPS6281815 A JP S6281815A
Authority
JP
Japan
Prior art keywords
level
circuit
value
reference value
conversion circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22131885A
Other languages
Japanese (ja)
Inventor
Masahiko Iga
正彦 伊賀
Takeshi Hayashi
武史 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP22131885A priority Critical patent/JPS6281815A/en
Publication of JPS6281815A publication Critical patent/JPS6281815A/en
Pending legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

PURPOSE:To stabilize the multi-value information conversion by providing a circuit averaging a picture signal to the pre-stage of a reference level setting circuit of an A/D converter. CONSTITUTION:A picture signal Si outputted from a picture processing circuit 4 is averaged by an averaging circuit 10 and the a prescribed multiplication or addition processing by a level setting circuit 11, the one is given to the A/D converting circuit 1 as a high level reference value VH as it is, and the other is processed by a level converting circuit 12 and given to the A/D conversion circuit as a low level reference value VL. Thus, the reference voltage of the A/D converter 1 follows the level of the picture signal Si and since the voltage follows the background level fluctuation of the picture information, the multi-value information conversion by the A/D conversion circuit 1 is made stable. Further, in order to correct the delay in the processing time by the averaging circuit 10 or the level setting circuit 11, the picture signal Si inputted to the A/D conversion circuit 1 is retarded by the delay circuit.

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、文字認識装置等の画像処理装置にて利用され
るA/D変換回路に係わり、特に画像情報の入力レベル
設定手段の改良に関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to an A/D conversion circuit used in an image processing device such as a character recognition device, and particularly to an improvement in input level setting means for image information.

〔発明の技術的背景〕 従来のこの陣のA/D変換回路について、第6図に示す
回路構成ブロック図および第7図に示す信号波形図を参
照しながら説明する。第6図において、1はA/D変換
回路であって、高レベル基準電圧発生回路2にて設定さ
れた高レベル基準値VHと、低レベル基準電圧発生回路
3にて設定された低レベル基準値VLとの範囲内で、画
像情報処理回路4より出力される画像信号Siを入力し
、多値情報に変換したのち出力するものとなっている。
[Technical Background of the Invention] A conventional A/D conversion circuit of this type will be explained with reference to a circuit configuration block diagram shown in FIG. 6 and a signal waveform diagram shown in FIG. In FIG. 6, reference numeral 1 denotes an A/D conversion circuit, which generates a high level reference value VH set by a high level reference voltage generation circuit 2 and a low level reference value set by a low level reference voltage generation circuit 3. The image signal Si output from the image information processing circuit 4 is input within the range of the value VL, and is output after being converted into multivalued information.

この場合、出力(多値情報)Soは5o−2” X (
S i −VL )/ (V)I −Vt、 )で表わ
される。
In this case, the output (multilevel information) So is 5o-2"
It is expressed as S i −VL )/(V)I −Vt, ).

一般に、画像処理装置4にて文字情報を信号処理すると
、画像信号Siとして出力される文字情報Saは、第7
図に示す如く地肌レベルPに対し7r−J(または「+
」)の一定方向の信号として出力される。そして、地肌
レベルPと文字情報Saのレベルとの比率はほぼ一定と
なる。
Generally, when character information is signal-processed by the image processing device 4, the character information Sa output as the image signal Si is
As shown in the figure, 7r-J (or "+
”) is output as a signal in a certain direction. Then, the ratio between the background level P and the level of the character information Sa becomes approximately constant.

〔背景技術の問題点〕[Problems with background technology]

ところで、上記地肌レベルPは光源、カメラ。 By the way, the above-mentioned background level P is a light source and a camera.

センサなどの光学系によって周期毎に変動し、この変動
は光学系条件によってはかなり大ぎくなることがある。
It varies from cycle to cycle depending on the optical system such as the sensor, and this variation can become quite large depending on the optical system conditions.

したがって、従来は上記地肌レベルPのいかなる変動に
も対応できるように、高レベル基準電圧発生回路2から
発生される高レベル基準電圧Voと、低レベル基準電圧
発生回路3から発生される低レベル基準電圧VLとによ
り決められる画像信号3iの入力範囲を一定の高レベル
範囲としていた。このため、A/D変換回路1において
、レベルの小さな文字情報3aを取出し難くなり、間違
った多値情報に変換してしまうおそれがあった。このよ
うに、従来のA/D’!’換回路1は非回路1頼性の乏
しいものであり、この点の解決が望まれていた。
Therefore, conventionally, in order to cope with any fluctuation in the background level P, the high level reference voltage Vo generated from the high level reference voltage generation circuit 2 and the low level reference voltage Vo generated from the low level reference voltage generation circuit 3 have been used. The input range of the image signal 3i determined by the voltage VL was set as a constant high level range. For this reason, it becomes difficult for the A/D conversion circuit 1 to extract the low-level character information 3a, and there is a possibility that the character information 3a may be converted into incorrect multi-value information. In this way, conventional A/D'! The conversion circuit 1 has poor non-circuit reliability, and a solution to this problem has been desired.

(発明の目的) 本発明は、このような事情に暴いてなされたものであり
、その目的とするところは、画像情報の地肌レベル変動
に追従することができ、安定した多値情報変換が可能で
、信頼性向上をはかり得るA/D変換回路を提供するこ
とにある。
(Objective of the Invention) The present invention has been made in light of the above circumstances, and its purpose is to be able to follow changes in the background level of image information and to perform stable multi-value information conversion. An object of the present invention is to provide an A/D conversion circuit that can improve reliability.

〔発明の概要〕[Summary of the invention]

本発明は、画像情報を平均化手段により平均化し、この
平均化された画像情報に一定比率の乗算または一定値の
加算を行なって基準レベル範囲の高レベル基準値および
低レベル基準値を設定するようにしたものである。
The present invention averages image information by an averaging means, and multiplies the averaged image information by a certain ratio or adds a certain value to set a high-level reference value and a low-level reference value in a reference level range. This is how it was done.

また、本発明は、画像情報を平均化手段により平均化し
、この平均化された画像情報に一定比率の乗算または一
定値の加算を行なって基準レベル範囲の高レベル基準値
および低レベル基準値を設定すると共に、前記画像情報
を所定時間だけ遅延させるようにしたものである。
Further, the present invention averages the image information by an averaging means, and multiplies the averaged image information by a certain ratio or adds a certain value to obtain a high level reference value and a low level reference value in the reference level range. At the same time, the image information is delayed by a predetermined time.

〔発明の実施例〕[Embodiments of the invention]

第1図は本発明の第1の実施例の構成を示すブロック図
である。なお、第6図と同一部分には同一符号を付して
詳しい説明は省略する。第1図において10は平均化回
路であって、画像情報処理回路4より出力される画像信
号s1を積分処理等により平均化するものである。11
はレベル設定回路であって、上記平均化回路1oにて平
均化された画像信号Siに一定比率(≧1)の乗算また
は一定値(≦0)の加算を行ない、高レベル基準値VH
を算出するものであり、この高レベル基準値■)はA/
D変換回路1に与えられる。ここで、上記一定比率(≧
1)または一定値(≧0)は、平均化された画像信号S
iの変化量、すなわち文字情報3aが「−」方向の信号
の場合、平均値の減少口に基いて演算し決定する。一方
、12はレベル変換回路であって、上記レベル設定回路
11にて設定された高レベル基準値VHに一定比率(≦
1)の乗算または一定値(≦0)の加算を行ない低レベ
ル基準値VLを求めるものであり、この低レベル基準値
Vt、は前記A/D変換回路1に与えられる。ここで、
上記一定比率(≦1)または一定値(≦0)は、画像信
号3iにおける地肌レベルPあるいは文字情報Saのレ
ベルに基いて決定される。
FIG. 1 is a block diagram showing the configuration of a first embodiment of the present invention. Note that the same parts as in FIG. 6 are given the same reference numerals and detailed explanations will be omitted. In FIG. 1, reference numeral 10 denotes an averaging circuit, which averages the image signal s1 outputted from the image information processing circuit 4 by integral processing or the like. 11
is a level setting circuit which multiplies the image signal Si averaged by the averaging circuit 1o by a certain ratio (≧1) or adds a certain value (≦0) to set the high level reference value VH.
This high level standard value ■) is A/
The signal is applied to the D conversion circuit 1. Here, the above fixed ratio (≧
1) or a constant value (≧0) is the averaged image signal S
When the amount of change in i, that is, the character information 3a is a signal in the "-" direction, it is calculated and determined based on the decrease in the average value. On the other hand, 12 is a level conversion circuit, which is a constant ratio (≦
The low level reference value VL is obtained by multiplying 1) or adding a constant value (≦0), and this low level reference value Vt is provided to the A/D conversion circuit 1. here,
The above-mentioned fixed ratio (≦1) or fixed value (≦0) is determined based on the background level P in the image signal 3i or the level of the character information Sa.

次に、本実施例の動作について説明する。今、信号処理
回路4より第2図中5iで示す画像信号が出力されたも
のとする。この画像信号3iはA/D変換回路1に供給
されると共に平均化回路10に供給される。そして、上
記平均化回路10においては、例えばゆるやかな積分処
理により平均化される。この平均化された画像信号S1
は、レベル設定回路11において、文字情報Saによる
平均値の変化量に基いて決定された一定比率の乗算ある
いは一定値の加算が施され、第2図中5iで示す高レベ
ル基準値が設定されてA/D変換回路1に入力される。
Next, the operation of this embodiment will be explained. Assume now that the signal processing circuit 4 outputs an image signal indicated by 5i in FIG. This image signal 3i is supplied to the A/D conversion circuit 1 and also to the averaging circuit 10. Then, in the averaging circuit 10, the signals are averaged by, for example, slow integration processing. This averaged image signal S1
is multiplied by a certain ratio or added by a certain value determined based on the amount of change in the average value due to the text information Sa in the level setting circuit 11, and a high level reference value shown as 5i in FIG. 2 is set. and is input to the A/D conversion circuit 1.

一方、レベル変換回路12においては、上記レベル設定
回路11にて設定された高レベル基準源VHに、前記画
像信号3iの地肌レベルPに基いて決定された一定比率
の乗算または一定値の加算が施され、第2図中Vt、で
示す低レベル基準値が算出されて前記A/D変換回路1
に入力される。
On the other hand, in the level conversion circuit 12, the high level reference source VH set in the level setting circuit 11 is multiplied by a certain ratio or added by a certain value determined based on the background level P of the image signal 3i. A low level reference value indicated by Vt in FIG. 2 is calculated, and the A/D conversion circuit 1
is input.

その結果、上記A/D変換回路1においては、地肌レベ
ルPに対応した基準レベル範囲VH〜VL内で画像信号
3iのA/D変換処理が行なわれ、第2図中5iで示す
ような多値情報が出力される。
As a result, in the A/D conversion circuit 1, the A/D conversion process of the image signal 3i is performed within the reference level range VH to VL corresponding to the background level P, and the A/D conversion process as shown by 5i in FIG. Value information is output.

このように本実施例では、地肌レベルPが低い場合には
基準レベル範囲を狭くして画像信号3iのA/D変換処
理を行ない、地肌レベルPが高い場合には基準レベル範
囲を広くして画像信号$1のA/D変換処理を行なって
いる。一方、地肌レベルPと文字情報Saのレベルとの
比率はほぼ一定となる。したがって、本実施例によれば
、地肌レベルPが低く、レベルの小さな文字情報Saに
対しては狭い基準レベル範囲内でA/D変換がなされ、
地肌レベルPが高く、レベルの大きな文字情報Saに対
しては広い基準レベル範囲内でA/D変換がなされる。
As described above, in this embodiment, when the background level P is low, the reference level range is narrowed and the A/D conversion processing of the image signal 3i is performed, and when the background level P is high, the reference level range is widened. A/D conversion processing of image signal $1 is being performed. On the other hand, the ratio between the background level P and the level of the character information Sa is approximately constant. Therefore, according to this embodiment, A/D conversion is performed within a narrow reference level range for text information Sa with a low background level P and a small level,
For character information Sa with a high background level P and a large level, A/D conversion is performed within a wide reference level range.

その結果、地肌レベルPが光学系の影響で大きく変動し
ても文字情報Saは取出し易いので、常にこの文字情報
3aを正確な多値情報に変換することができ、信頼性の
向上をはかり得る。
As a result, even if the background level P varies greatly due to the influence of the optical system, the character information Sa can be easily retrieved, so the character information 3a can always be converted into accurate multi-valued information, improving reliability. .

なお、本発明は前記実施例に限定されるものではない。Note that the present invention is not limited to the above embodiments.

以下、本発明の他の実施例について説明する。Other embodiments of the present invention will be described below.

第3図は本発明の第2の実施例の構成を示すブロック図
であり、本実施例は文字情報Saが「+」方向に一定の
信号として処理される場合に対応する。本実施例におい
ては、平均化回路20にて画像信号S1の平均化を行な
った後、レベル設定回路21にて上記平均化された画像
信号3iに一定比率(≦1)の乗算あるいは一定値(≦
6>の加算を施して低レベル基準値VLを設定し、A/
D変換回路1に供給すると共に、レベル変換回路22に
て上記低レベル基準II V Lに一定比率(≧1)の
乗算または一定値(≧O)の加算を施して高レベル基準
値VHを算出し、A/D変換回路1に供給する。ここで
、レベル設定回路21における一定比率または一定値は
平均化された画像信号S1の変化量すなわち文字情報3
aによる平均値の上昇量に基いて決定され、レベル変換
回路22における一定比率または一定値は画像信号Si
の地肌レベルPに基いて決定される。
FIG. 3 is a block diagram showing the configuration of a second embodiment of the present invention, and this embodiment corresponds to the case where character information Sa is processed as a constant signal in the "+" direction. In this embodiment, after the image signal S1 is averaged in the averaging circuit 20, the level setting circuit 21 multiplies the averaged image signal 3i by a certain ratio (≦1) or by a certain value ( ≦
6> is added to set the low level reference value VL, and A/
While supplying it to the D conversion circuit 1, the level conversion circuit 22 multiplies the low level reference II VL by a certain ratio (≧1) or adds a certain value (≧O) to calculate a high level reference value VH. and supplies it to the A/D conversion circuit 1. Here, the constant ratio or constant value in the level setting circuit 21 is the amount of change in the averaged image signal S1, that is, the character information 3
The constant ratio or constant value in the level conversion circuit 22 is determined based on the amount of increase in the average value due to a.
It is determined based on the background level P of .

このように、本実施例においても、A/D変換回路1で
は画像信号3iの地肌レベルPに対応して変化する基準
レベル範囲VH−VL内で上記画像信号S1のA/D変
換が行なわれるので、前記第1の実施例と同様な効果を
奏し得る。
In this way, also in this embodiment, the A/D conversion circuit 1 performs A/D conversion of the image signal S1 within the reference level range VH-VL that changes in accordance with the background level P of the image signal 3i. Therefore, the same effects as the first embodiment can be achieved.

第4図は本発明の第3の実施例の構成を示すブロック図
である。本実施例においては、高レベル基準値VHを第
1の実施例の場合と同様の平均化回路10およびレベル
設定回路11にて設定し、低レベル基準値VLを第2の
実施例の場合と同様の平均化回路20およびレベル設定
回路21にて設定するようにしたものであり、前記各実
施例と同様な効果を奏し得るのは勿論である。
FIG. 4 is a block diagram showing the configuration of a third embodiment of the present invention. In this embodiment, the high level reference value VH is set by the averaging circuit 10 and level setting circuit 11 similar to those in the first embodiment, and the low level reference value VL is set in the same way as in the second embodiment. Setting is performed using the same averaging circuit 20 and level setting circuit 21, and it goes without saying that the same effects as in each of the embodiments described above can be achieved.

第5図は前記第3の実施例においてA/D変換回路1に
供給される画像処理回路4からの画像信号3iを遅延回
路30により所定時間遅延させるようにしたものである
。こうすることにより、平均化回路10.20およびレ
ベル設定回路11゜21での処理時間の遅れを補正する
ことができ、より信頼性の向上をはかり得る。
FIG. 5 shows the third embodiment in which the image signal 3i from the image processing circuit 4 supplied to the A/D conversion circuit 1 is delayed by a delay circuit 30 for a predetermined period of time. By doing so, delays in processing time in the averaging circuits 10, 20 and level setting circuits 11, 21 can be corrected, and reliability can be further improved.

このほか、本発明の要旨を逸脱しない範囲で種々変形実
施可能であるのは勿論である。
It goes without saying that various other modifications can be made without departing from the spirit of the invention.

〔発明の効果〕〔Effect of the invention〕

以上詳述したように、本発明は、#l@情報を平均化手
段により平均化し、この平均化された画像情報に一定比
率の乗算または一定値の加算を行なって基準レベル範囲
の高レベル基準値および低レベル基準値を設定するよう
にしたものである。
As described in detail above, the present invention averages the #l@ information by an averaging means, and multiplies the averaged image information by a certain ratio or adds a certain value to obtain a high level standard in the reference level range. The value and low level reference value are set.

また、本発明は、画像情報を平均化手段により平均化し
、この平均化された画像情報に一定比率の乗算または一
定値の加算を行なって基準レベル範囲の高レベル基準値
および低レベル基準値を設定すると共に、前記画像情報
を所定時間だけ遅延させるようにしたものである。
Further, the present invention averages the image information by an averaging means, and multiplies the averaged image information by a certain ratio or adds a certain value to obtain a high level reference value and a low level reference value in the reference level range. At the same time, the image information is delayed by a predetermined time.

したがって、本発明によれば、画像情報の地肌レベル変
動に追従することができ、安定した多値情報変換が可能
で、信頼性向上をはかり得るA/D変換回路を提供でき
る。
Therefore, according to the present invention, it is possible to provide an A/D conversion circuit that can follow changes in the background level of image information, can perform stable multi-value information conversion, and can improve reliability.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の第1の実施例の構成を示すブロック図
、第2図は同実施例における動作説明用の信号波形図、
第3図ないし第5図は本発明の第2〜第4の実施例の構
成を示すブロック図、第6図および第7図は従来例の構
成を示すブロック図および動作説明用の信号波形図であ
る。 1・・・A/D変換変格回路・・・画像処理回路、10
゜20・・・平均化回路、11.21・・・レベル設定
回路、12.22・・・レベル変換回路、3o・・・遅
延回路。 出願人代理人 弁理士 鈴江武彦 第1図 第2図 第3図 #!4図 第6図
FIG. 1 is a block diagram showing the configuration of a first embodiment of the present invention, FIG. 2 is a signal waveform diagram for explaining the operation in the same embodiment,
3 to 5 are block diagrams showing the configuration of the second to fourth embodiments of the present invention, and FIGS. 6 and 7 are block diagrams showing the configuration of the conventional example and signal waveform diagrams for explaining the operation. It is. 1...A/D conversion conversion circuit...image processing circuit, 10
゜20...Averaging circuit, 11.21...Level setting circuit, 12.22...Level conversion circuit, 3o...Delay circuit. Applicant's agent Patent attorney Takehiko Suzue Figure 1 Figure 2 Figure 3 #! Figure 4 Figure 6

Claims (6)

【特許請求の範囲】[Claims] (1)所定の基準レベル範囲内にて画像情報を多値情報
に変換するA/D変換回路において、前記画像情報を平
均化する平均化手段と、この平均化手段にて平均化され
た画像情報に一定比率の乗算または一定値の加算を行な
い前記基準レベル範囲の高レベル基準値および低レベル
基準値を設定するレベル設定手段とを具備したことを特
徴とするA/D変換回路。
(1) In an A/D conversion circuit that converts image information into multivalued information within a predetermined reference level range, an averaging means for averaging the image information, and an image averaged by the averaging means. An A/D conversion circuit comprising: level setting means for multiplying information by a certain ratio or adding a certain value to set a high level reference value and a low level reference value in the reference level range.
(2)前記レベル設定手段は、平均化された画像情報に
1以上の一定比率の乗算または0以上の一定値の加算を
行なつて高レベル基準値を設定し、この高レベル基準値
に1以下の一定比率の乗算または0以下の一定値の加算
を行なつてレベル変換することにより低レベル基準値を
設定するようにしたことを特徴とする特許請求の範囲第
(1)項記載のA/D変換回路。
(2) The level setting means sets a high level reference value by multiplying the averaged image information by a constant ratio of 1 or more or adding a constant value of 0 or more, and sets the high level reference value by 1 A according to claim (1), characterized in that the low level reference value is set by performing level conversion by multiplying by the following constant ratio or adding by a constant value of 0 or less: /D conversion circuit.
(3)前記レベル設定手段は、平均化された画像情報に
1以下の一定比率の乗算または0以下の一定値の加算を
行なつて低レベル基準値を設定し、この低レベル基準値
に1以上の一定比率の乗算または0以上の一定値の加算
を行なってレベル変換することにより高レベル基準値を
設定するようにしたことを特徴とする特許請求の範囲第
(1)項記載のA/D変換回路。
(3) The level setting means sets a low level reference value by multiplying the averaged image information by a constant ratio of 1 or less or adding a constant value of 0 or less, and sets the low level reference value by 1 A/ D conversion circuit.
(4)所定の基準レベル範囲内にて画像情報を多値情報
に変換するA/D変換回路において、前記画像情報の信
号レベルを平均化する平均化手段と、この平均化手段に
て平均化された画像情報に一定比率の乗算または一定値
の加算を行ない前記基準レベル範囲の高レベル基準値お
よび低レベル基準値を設定するレベル設定手段と、前記
画像情報を所定時間だけ遅延させる遅延手段とを具備し
たことを特徴とするA/D変換回路。
(4) In an A/D conversion circuit that converts image information into multivalued information within a predetermined reference level range, an averaging means that averages the signal level of the image information; and an averaging means that averages the signal level of the image information. level setting means for setting a high level reference value and a low level reference value in the reference level range by multiplying the image information by a certain ratio or adding a certain value; and a delay means for delaying the image information by a predetermined time. An A/D conversion circuit characterized by comprising:
(5)前記レベル設定手段は、平均化された画像情報に
1以上の一定比率の乗算または0以上の一定値の加算を
行なって高レベル基準値を設定し、この高レベル基準値
に1以下の一定比率の乗算または0以下の一定値の加算
を行なつてレベル変換することにより低レベル基準値を
設定するようにしたことを特徴とする特許請求の範囲第
(4)項記載のA/D変換回路。
(5) The level setting means sets a high level reference value by multiplying the averaged image information by a constant ratio of 1 or more or adding a constant value of 0 or more, and sets the high level reference value to 1 or less. The low level reference value is set by converting the level by multiplying by a constant ratio or adding a constant value of 0 or less to set the low level reference value. D conversion circuit.
(6)前記レベル設定手段は、平均化された画像情報に
1以下の一定比率の乗算または0以下の一定値の加算を
行なつて低レベル基準値を設定し、この低レベル基準値
に1以上の一定比率の乗算または0以上の一定値の加算
を行なってレベル変換することにより高レベル基準値を
設定するようにしたことを特徴とする特許請求の範囲第
(4)項記載のA/D変換回路。
(6) The level setting means sets a low level reference value by multiplying the averaged image information by a constant ratio of 1 or less or adding a constant value of 0 or less, and sets the low level reference value by 1 A/ D conversion circuit.
JP22131885A 1985-10-04 1985-10-04 Analog-digital conversion circuit Pending JPS6281815A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22131885A JPS6281815A (en) 1985-10-04 1985-10-04 Analog-digital conversion circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22131885A JPS6281815A (en) 1985-10-04 1985-10-04 Analog-digital conversion circuit

Publications (1)

Publication Number Publication Date
JPS6281815A true JPS6281815A (en) 1987-04-15

Family

ID=16764921

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22131885A Pending JPS6281815A (en) 1985-10-04 1985-10-04 Analog-digital conversion circuit

Country Status (1)

Country Link
JP (1) JPS6281815A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4860103A (en) * 1985-10-09 1989-08-22 British Telecommunications Plc Video level control

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4860103A (en) * 1985-10-09 1989-08-22 British Telecommunications Plc Video level control

Similar Documents

Publication Publication Date Title
JPS6281815A (en) Analog-digital conversion circuit
US4780623A (en) Contour compensating circuit
JPH0686245A (en) Signal processing system
JP2675455B2 (en) Variable delay device
US8531223B2 (en) Signal generator
JPS6281814A (en) Analog-digital conversion circuit
KR100282420B1 (en) Input buffer circuit
JP3252298B2 (en) Sampling rate converter
JPH0439828B2 (en)
KR0155764B1 (en) Data detection method and apparatus
JPS62130016A (en) Pulse width modulation control circuit
JPH0865284A (en) Automatic phase controller
JPH05227029A (en) Phase controller
JPH0256853B2 (en)
JPS63309025A (en) Analog/digital converter
JPH06189160A (en) Digital gamma correcting device
JPH05207000A (en) Bipolar clock reception circuit
JPH09247496A (en) Clamp circuit
JP2002290238A (en) Analog/digital converter and method
JPS63263912A (en) Reference value generating device
JPS62172821A (en) A/d converter input level control circuit
JPS63123209A (en) Signal processing circuit
JPH02129701A (en) Digital comparator
JPH03195180A (en) Picture signal converter
JPH04253211A (en) Clock duty correcting circuit