JPS6281815A - A/d変換回路 - Google Patents

A/d変換回路

Info

Publication number
JPS6281815A
JPS6281815A JP22131885A JP22131885A JPS6281815A JP S6281815 A JPS6281815 A JP S6281815A JP 22131885 A JP22131885 A JP 22131885A JP 22131885 A JP22131885 A JP 22131885A JP S6281815 A JPS6281815 A JP S6281815A
Authority
JP
Japan
Prior art keywords
level
circuit
value
reference value
conversion circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22131885A
Other languages
English (en)
Inventor
Masahiko Iga
正彦 伊賀
Takeshi Hayashi
武史 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP22131885A priority Critical patent/JPS6281815A/ja
Publication of JPS6281815A publication Critical patent/JPS6281815A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、文字認識装置等の画像処理装置にて利用され
るA/D変換回路に係わり、特に画像情報の入力レベル
設定手段の改良に関する。
〔発明の技術的背景〕 従来のこの陣のA/D変換回路について、第6図に示す
回路構成ブロック図および第7図に示す信号波形図を参
照しながら説明する。第6図において、1はA/D変換
回路であって、高レベル基準電圧発生回路2にて設定さ
れた高レベル基準値VHと、低レベル基準電圧発生回路
3にて設定された低レベル基準値VLとの範囲内で、画
像情報処理回路4より出力される画像信号Siを入力し
、多値情報に変換したのち出力するものとなっている。
この場合、出力(多値情報)Soは5o−2” X (
S i −VL )/ (V)I −Vt、 )で表わ
される。
一般に、画像処理装置4にて文字情報を信号処理すると
、画像信号Siとして出力される文字情報Saは、第7
図に示す如く地肌レベルPに対し7r−J(または「+
」)の一定方向の信号として出力される。そして、地肌
レベルPと文字情報Saのレベルとの比率はほぼ一定と
なる。
〔背景技術の問題点〕
ところで、上記地肌レベルPは光源、カメラ。
センサなどの光学系によって周期毎に変動し、この変動
は光学系条件によってはかなり大ぎくなることがある。
したがって、従来は上記地肌レベルPのいかなる変動に
も対応できるように、高レベル基準電圧発生回路2から
発生される高レベル基準電圧Voと、低レベル基準電圧
発生回路3から発生される低レベル基準電圧VLとによ
り決められる画像信号3iの入力範囲を一定の高レベル
範囲としていた。このため、A/D変換回路1において
、レベルの小さな文字情報3aを取出し難くなり、間違
った多値情報に変換してしまうおそれがあった。このよ
うに、従来のA/D’!’換回路1は非回路1頼性の乏
しいものであり、この点の解決が望まれていた。
(発明の目的) 本発明は、このような事情に暴いてなされたものであり
、その目的とするところは、画像情報の地肌レベル変動
に追従することができ、安定した多値情報変換が可能で
、信頼性向上をはかり得るA/D変換回路を提供するこ
とにある。
〔発明の概要〕
本発明は、画像情報を平均化手段により平均化し、この
平均化された画像情報に一定比率の乗算または一定値の
加算を行なって基準レベル範囲の高レベル基準値および
低レベル基準値を設定するようにしたものである。
また、本発明は、画像情報を平均化手段により平均化し
、この平均化された画像情報に一定比率の乗算または一
定値の加算を行なって基準レベル範囲の高レベル基準値
および低レベル基準値を設定すると共に、前記画像情報
を所定時間だけ遅延させるようにしたものである。
〔発明の実施例〕
第1図は本発明の第1の実施例の構成を示すブロック図
である。なお、第6図と同一部分には同一符号を付して
詳しい説明は省略する。第1図において10は平均化回
路であって、画像情報処理回路4より出力される画像信
号s1を積分処理等により平均化するものである。11
はレベル設定回路であって、上記平均化回路1oにて平
均化された画像信号Siに一定比率(≧1)の乗算また
は一定値(≦0)の加算を行ない、高レベル基準値VH
を算出するものであり、この高レベル基準値■)はA/
D変換回路1に与えられる。ここで、上記一定比率(≧
1)または一定値(≧0)は、平均化された画像信号S
iの変化量、すなわち文字情報3aが「−」方向の信号
の場合、平均値の減少口に基いて演算し決定する。一方
、12はレベル変換回路であって、上記レベル設定回路
11にて設定された高レベル基準値VHに一定比率(≦
1)の乗算または一定値(≦0)の加算を行ない低レベ
ル基準値VLを求めるものであり、この低レベル基準値
Vt、は前記A/D変換回路1に与えられる。ここで、
上記一定比率(≦1)または一定値(≦0)は、画像信
号3iにおける地肌レベルPあるいは文字情報Saのレ
ベルに基いて決定される。
次に、本実施例の動作について説明する。今、信号処理
回路4より第2図中5iで示す画像信号が出力されたも
のとする。この画像信号3iはA/D変換回路1に供給
されると共に平均化回路10に供給される。そして、上
記平均化回路10においては、例えばゆるやかな積分処
理により平均化される。この平均化された画像信号S1
は、レベル設定回路11において、文字情報Saによる
平均値の変化量に基いて決定された一定比率の乗算ある
いは一定値の加算が施され、第2図中5iで示す高レベ
ル基準値が設定されてA/D変換回路1に入力される。
一方、レベル変換回路12においては、上記レベル設定
回路11にて設定された高レベル基準源VHに、前記画
像信号3iの地肌レベルPに基いて決定された一定比率
の乗算または一定値の加算が施され、第2図中Vt、で
示す低レベル基準値が算出されて前記A/D変換回路1
に入力される。
その結果、上記A/D変換回路1においては、地肌レベ
ルPに対応した基準レベル範囲VH〜VL内で画像信号
3iのA/D変換処理が行なわれ、第2図中5iで示す
ような多値情報が出力される。
このように本実施例では、地肌レベルPが低い場合には
基準レベル範囲を狭くして画像信号3iのA/D変換処
理を行ない、地肌レベルPが高い場合には基準レベル範
囲を広くして画像信号$1のA/D変換処理を行なって
いる。一方、地肌レベルPと文字情報Saのレベルとの
比率はほぼ一定となる。したがって、本実施例によれば
、地肌レベルPが低く、レベルの小さな文字情報Saに
対しては狭い基準レベル範囲内でA/D変換がなされ、
地肌レベルPが高く、レベルの大きな文字情報Saに対
しては広い基準レベル範囲内でA/D変換がなされる。
その結果、地肌レベルPが光学系の影響で大きく変動し
ても文字情報Saは取出し易いので、常にこの文字情報
3aを正確な多値情報に変換することができ、信頼性の
向上をはかり得る。
なお、本発明は前記実施例に限定されるものではない。
以下、本発明の他の実施例について説明する。
第3図は本発明の第2の実施例の構成を示すブロック図
であり、本実施例は文字情報Saが「+」方向に一定の
信号として処理される場合に対応する。本実施例におい
ては、平均化回路20にて画像信号S1の平均化を行な
った後、レベル設定回路21にて上記平均化された画像
信号3iに一定比率(≦1)の乗算あるいは一定値(≦
6>の加算を施して低レベル基準値VLを設定し、A/
D変換回路1に供給すると共に、レベル変換回路22に
て上記低レベル基準II V Lに一定比率(≧1)の
乗算または一定値(≧O)の加算を施して高レベル基準
値VHを算出し、A/D変換回路1に供給する。ここで
、レベル設定回路21における一定比率または一定値は
平均化された画像信号S1の変化量すなわち文字情報3
aによる平均値の上昇量に基いて決定され、レベル変換
回路22における一定比率または一定値は画像信号Si
の地肌レベルPに基いて決定される。
このように、本実施例においても、A/D変換回路1で
は画像信号3iの地肌レベルPに対応して変化する基準
レベル範囲VH−VL内で上記画像信号S1のA/D変
換が行なわれるので、前記第1の実施例と同様な効果を
奏し得る。
第4図は本発明の第3の実施例の構成を示すブロック図
である。本実施例においては、高レベル基準値VHを第
1の実施例の場合と同様の平均化回路10およびレベル
設定回路11にて設定し、低レベル基準値VLを第2の
実施例の場合と同様の平均化回路20およびレベル設定
回路21にて設定するようにしたものであり、前記各実
施例と同様な効果を奏し得るのは勿論である。
第5図は前記第3の実施例においてA/D変換回路1に
供給される画像処理回路4からの画像信号3iを遅延回
路30により所定時間遅延させるようにしたものである
。こうすることにより、平均化回路10.20およびレ
ベル設定回路11゜21での処理時間の遅れを補正する
ことができ、より信頼性の向上をはかり得る。
このほか、本発明の要旨を逸脱しない範囲で種々変形実
施可能であるのは勿論である。
〔発明の効果〕
以上詳述したように、本発明は、#l@情報を平均化手
段により平均化し、この平均化された画像情報に一定比
率の乗算または一定値の加算を行なって基準レベル範囲
の高レベル基準値および低レベル基準値を設定するよう
にしたものである。
また、本発明は、画像情報を平均化手段により平均化し
、この平均化された画像情報に一定比率の乗算または一
定値の加算を行なって基準レベル範囲の高レベル基準値
および低レベル基準値を設定すると共に、前記画像情報
を所定時間だけ遅延させるようにしたものである。
したがって、本発明によれば、画像情報の地肌レベル変
動に追従することができ、安定した多値情報変換が可能
で、信頼性向上をはかり得るA/D変換回路を提供でき
る。
【図面の簡単な説明】
第1図は本発明の第1の実施例の構成を示すブロック図
、第2図は同実施例における動作説明用の信号波形図、
第3図ないし第5図は本発明の第2〜第4の実施例の構
成を示すブロック図、第6図および第7図は従来例の構
成を示すブロック図および動作説明用の信号波形図であ
る。 1・・・A/D変換変格回路・・・画像処理回路、10
゜20・・・平均化回路、11.21・・・レベル設定
回路、12.22・・・レベル変換回路、3o・・・遅
延回路。 出願人代理人 弁理士 鈴江武彦 第1図 第2図 第3図 #!4図 第6図

Claims (6)

    【特許請求の範囲】
  1. (1)所定の基準レベル範囲内にて画像情報を多値情報
    に変換するA/D変換回路において、前記画像情報を平
    均化する平均化手段と、この平均化手段にて平均化され
    た画像情報に一定比率の乗算または一定値の加算を行な
    い前記基準レベル範囲の高レベル基準値および低レベル
    基準値を設定するレベル設定手段とを具備したことを特
    徴とするA/D変換回路。
  2. (2)前記レベル設定手段は、平均化された画像情報に
    1以上の一定比率の乗算または0以上の一定値の加算を
    行なつて高レベル基準値を設定し、この高レベル基準値
    に1以下の一定比率の乗算または0以下の一定値の加算
    を行なつてレベル変換することにより低レベル基準値を
    設定するようにしたことを特徴とする特許請求の範囲第
    (1)項記載のA/D変換回路。
  3. (3)前記レベル設定手段は、平均化された画像情報に
    1以下の一定比率の乗算または0以下の一定値の加算を
    行なつて低レベル基準値を設定し、この低レベル基準値
    に1以上の一定比率の乗算または0以上の一定値の加算
    を行なってレベル変換することにより高レベル基準値を
    設定するようにしたことを特徴とする特許請求の範囲第
    (1)項記載のA/D変換回路。
  4. (4)所定の基準レベル範囲内にて画像情報を多値情報
    に変換するA/D変換回路において、前記画像情報の信
    号レベルを平均化する平均化手段と、この平均化手段に
    て平均化された画像情報に一定比率の乗算または一定値
    の加算を行ない前記基準レベル範囲の高レベル基準値お
    よび低レベル基準値を設定するレベル設定手段と、前記
    画像情報を所定時間だけ遅延させる遅延手段とを具備し
    たことを特徴とするA/D変換回路。
  5. (5)前記レベル設定手段は、平均化された画像情報に
    1以上の一定比率の乗算または0以上の一定値の加算を
    行なって高レベル基準値を設定し、この高レベル基準値
    に1以下の一定比率の乗算または0以下の一定値の加算
    を行なつてレベル変換することにより低レベル基準値を
    設定するようにしたことを特徴とする特許請求の範囲第
    (4)項記載のA/D変換回路。
  6. (6)前記レベル設定手段は、平均化された画像情報に
    1以下の一定比率の乗算または0以下の一定値の加算を
    行なつて低レベル基準値を設定し、この低レベル基準値
    に1以上の一定比率の乗算または0以上の一定値の加算
    を行なってレベル変換することにより高レベル基準値を
    設定するようにしたことを特徴とする特許請求の範囲第
    (4)項記載のA/D変換回路。
JP22131885A 1985-10-04 1985-10-04 A/d変換回路 Pending JPS6281815A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22131885A JPS6281815A (ja) 1985-10-04 1985-10-04 A/d変換回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22131885A JPS6281815A (ja) 1985-10-04 1985-10-04 A/d変換回路

Publications (1)

Publication Number Publication Date
JPS6281815A true JPS6281815A (ja) 1987-04-15

Family

ID=16764921

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22131885A Pending JPS6281815A (ja) 1985-10-04 1985-10-04 A/d変換回路

Country Status (1)

Country Link
JP (1) JPS6281815A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4860103A (en) * 1985-10-09 1989-08-22 British Telecommunications Plc Video level control

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4860103A (en) * 1985-10-09 1989-08-22 British Telecommunications Plc Video level control

Similar Documents

Publication Publication Date Title
US11012083B1 (en) Voltage-to-time-to-digital converter (VTDC) with coarse analog-to-digital converter (ADC)
JPS6281815A (ja) A/d変換回路
EP0144143A2 (en) Circuit arrangement for adjusting sound volume
US4780623A (en) Contour compensating circuit
JPS63193603A (ja) 同期復調器
JP2675455B2 (ja) 可変遅延装置
US8531223B2 (en) Signal generator
JPS6281814A (ja) A/d変換回路
KR100282420B1 (ko) 입력버퍼회로
JP3252298B2 (ja) サンプリングレートコンバータ
JPH0439828B2 (ja)
KR0155764B1 (ko) 데이타 검출방법 및 장치
JPS62130016A (ja) パルス幅変調制御回路
JPH0865284A (ja) 自動位相制御装置
JPH05227029A (ja) 位相制御装置
JPH0256853B2 (ja)
JPS63309025A (ja) アナログ/ディジタル変換器
JPH06189160A (ja) デジタルガンマ補正装置
JPH05207000A (ja) バイポーラクロック受信回路
JPH09247496A (ja) クランプ回路
JP2002290238A (ja) アナログ/デジタル変換装置及び方法
JPS63263912A (ja) 基準値作成装置
JPS62172821A (ja) A/dコンバ−タ入力レベルコントロ−ル回路
JPH04317213A (ja) 波形整形器
JPS63123209A (ja) 信号処理回路