JPS6281848A - 調歩デ−タ通信方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 調歩データ信号の伝送方式において、 データカウンタのデータキャラクタ計数値に応じ、入力
データビットを伝送路のデータビットに配列編集するこ
とによって、ビット変換と伝送周波数帯域を効率的に使
用するものである。

〔産業上の利用分野〕

本発明は調歩データ通信方式の改良に関する。

例えば２個の通信装置間を結ぶ伝送路において、ｍビッ
トの情報ビットとＮ　−ｍビットのデータビットとから
なるＮビト単位の信号ブロックを伝送する場合、入力調
歩信号のデータがそれよりも大きいビット数を持つ場合
、ビット数の変換を行う必要がある。

この際、変換が容易で、１つ伝送路に必要な周波数帯域
幅を増大させず、効率の良い調歩データ通（ｆ、方式の
提供が望まれる。

〔従来の技術〕

従来技術を図面により説明する。

第４図は調歩データ通信系の概略的ブロック構成図を示
す。図において、１．２は調歩端末装置、３．４は通信
装置である。

調歩端末装置Ｉを介し、入力データは、通信装置３へ送
られるるとき、第５図に示すように、スタートビットＳ
ＴとストップビットＳＰを前後に付加されたｌ（＋ｍビ
ット（Ｎ＝６、ｍ＝２）のデータロｌ、０２、・・・Ｄ
ｎ＋ｍを持つ調歩データキャラクタとなる。

他方、通信装置３．４間の伝送路では、第６図の様に、
Ｎビットのデータ０１．０２、・・・口ｎに情報ビット
Ｃ１、Ｃ２を付加されたブロック信号として伝送される
。

第７図は従来の通信方式のデータビット構成図で、ａ）
は調歩端末袋Ｗｌから送出されるＮ十ｍビットのデータ
構成、同図ｂ）は通信装置３．４間を伝送されるデータ
ビット構成、またＣ）は通信装置４にて受信され再びＮ
＋ｍビットデータに変換されたデータビット構成を示す
。

この場合、伝送路のデータビット数Ｎは、伝送されるべ
き入力データビットよりもｍビット小であるので、従来
の通信方式では、ａ）の入力データをｂ）の様に２分割
し、それぞれ情報ピッ１−Ｃ１、Ｃ２を付して２（ｉｌ
ｉｌのデータブロック信号として伝送した。

〔発明が解決しようとする問題点〕

上記の従来方式はは入力データを２回に分割して伝送す
るので、伝送速度が倍になり、伝送路に必要な周波数帯
域幅が増えるので周波数利用効率が悪い欠点がある。

〔問題点を解決するための手段〕

上記の問題点は、 伝送路のデータビットに対応するビット数を持つ複数個
のバッファ回路（６１，６２，６３、・・・）に、人力
調歩データの各ビットを、入力調歩データのキャラクタ
を計数するデータカウンタの計数値に応じ、編集格納し
、該複数１１１ｉｌのバッファ回路をもつ一時記憶回路
（６）から、ビット変換されたデータ信号を取り出すよ
うにしてなる、本発明の調歩データ通信方式により解決
される。

〔作用〕

本発明にて設けた、データカウンタはデータ信号を１キ
ヤラクタ受信毎にカウント値を更新し、入力調歩データ
の各ビットをデータカウンタの計数値に応じ定められた
、バッファ回路の所定ビット位置に一時記憶させること
により、ピント数の大きい入力調歩データをビット数の
少ない伝送路データに配列編集することにによって、デ
ータビット数の大きい入力調歩データをデータビット数
のより少ないデータ伝送用のブロック信号に変換する。

〔実施例〕

図示実施例に従い、本発明の詳細な説明する。

第１図は本発明の一実施例における通信装置のブロック
構成図である。

図において、５はインクフェイス回路、６は一時記憶回
路である。

調歩データ信号はインタフェイス回路５に入力され、直
列信号から並列信号に変換される。

インクフェイス回路５は調歩データ信号−キャラクタ受
信毎に計数するデータカウンタを内臓し、調歩データ信
号の各データビットはデータカウンタの計数値に応じ、
一時記憶回路６の複数個のバッファ回路６１．６２．６
３、・・へ、以下実施例で説明する様に、一定のデータ
ビンＩｌｌ集方式に従い一時的に記憶させる。

＆Ｉ築されたデータは一時記憶回路６から取り出され対
向局の通信装置へ伝送路を介し伝送される。

記述の様に、通信装置間の伝送路で、８ビット単位のブ
ロック信号が伝送され、８ビツト中の２ビツトが対向局
への情報ビットとして使用されるものとする。

伝送されるべき入力調歩データには５．６．７或いは８
ビツトのキャラクタ構成がある。

そこで、入力調歩データが７ビツト或いは８ビツト構成
である場合には、通信装置の調歩端末装置側と伝送路側
とでは１対ｌの対応関係では伝送出来ないから、本発明
により、通信装置に一時記憶バフファ回路を設け、■キ
ャラクタ受信毎に更新されるデータカウンタにより入力
データを編集してから伝送する。

第２図は入力データ７ビツトの場合の一実施例における
動作説明図である。

まず、入力データはスタートビットＳＴとストップビッ
トＳＰが取り除かれ、７ビツトのデータ構成となる。

次に、データカウンタが調歩データ信号の１キヤラクタ
を計数して１になるとき、入力データは第２〜７ビツト
が取り出され、バフファ６１回路の第３〜８ビツトに格
納される。また、第１ビツトはバッファ回路６２の第８
ビツトに格納される。

次いで、後続の１キヤラクタを受けるとデータカウンタ
は２となり、第３〜７ビツトがバッファ回路の第３〜７
ビツトに格納され、第１．２ビツトはバッファ回路６３
の第７．８ビツトに格納される。

以下同様にして、順次バッファ回路６３〜６７に格納さ
れる。

Ｃ１、Ｃ２は有効データ／無効データの情報ビットで、
送信側状態を対向局へ伝送し、伝送路ではプロツク信号
の第１、第２ビツトを占める。

データカウンタの計数が６になったとき、入力データの
第７ビツトはバッファ回路６６の第３ビツトに格納され
、第１〜６ビツトはバッファ回路６７の第３〜８ビツト
に格納され、データカウンタはクリアされる。

以下同様の動作を繰返す。

受信側ではデータカウンタの計数値に従い反対の順序に
てバッファからデータを読出しデータの再編集をし、ス
タートビットＳＴとストップビットｓｐを付加して調歩
端末装置へ供給する。

第３図は入力調歩データ８ビツトの場合の一実施例にお
ける動作説明図である。

調歩データ１キヤラクタが入力したとき、データカウン
タは１となり、このとき調歩データの第３〜８ビツトは
バッファ回路６１の第３〜８ビツトに格納され、第１．
２ビツトはバッファ回路６２の第７．８ビツトに格納さ
れる。

次の調歩データキャラクタにより、カウンタが２になる
と、第５〜８ビツトはバッファ回路６２の第３〜６ビツ
トに、また第１〜４ビ・ノドはバフ２１回路６３の第５
〜８ビツトに格納される。

以下３キヤラクタ迄計数するとデータカウンタはクリア
される。

以下同様の動作を繰返す。

〔発明の効果〕

本発明は伝送路のデータビット数よりもビー／　計数の
多い入力調歩データを周波数的に効率良く伝送すること
を可能とし、回路構成も簡単であり、その作用効果は極
めて大きい。

【図面の簡単な説明】

第１図は本発明の一実施例における通信装置のブロック
構成図、 第２図は入力データ７ビツトの場合の一実施例における
動作説明図、 第３図は入力データ７ビツトの場合の一実施例における
動作説明図、 第４図は調歩データ通信系の概略的ブロック構成図、 第５図は調歩データキャラクタの構成図、第６図は伝送
路上のブロック信号構成図、第７図は従来の通信方式の
データビット構成図を示す。 図において、 １．２は調歩端末装置、 ３．４は通信装置、 ５はインタフェース回路、 ６は一時記憶回路、 ６１〜６７はバッファ回路、 Ｃ１、Ｃ２は情報ビット、 ＳＴはスタートビット、 ＳＰはストップビット、 Ｄｉ−０８はデータビットを示す。 人力データ　　　　　　　　　　　　　　６１　　バッ
ファ回路第　　３　　図 調歩データ通信系の概略的ブロック構成同第　　４　　
図 データビット データビット 調歩データキャラクタの構成図 第　　５　　図 伝送路上のブロック信号構成図 第　　６　　図

Claims (1)

【特許請求の範囲】
1. 伝送路のデータビットに対応するビット数を持つ複数個
   のバッファ回路（６１、６２、６３、・・・）に、入力
   調歩データの各ビットを、入力調歩データのキャラクタ
   を計数するデータカウンタの計数値に応じ、編集格納し
   、該複数個のバッファ回路をもつ一時記憶回路（６）か
   ら、ビット変換されたデータ信号を取り出すようにして
   なることを特徴とする調歩データ通信方式。