JPS62297952A - 可変長デ−タの記憶方式 - Google Patents
可変長デ−タの記憶方式Info
- Publication number
- JPS62297952A JPS62297952A JP61140062A JP14006286A JPS62297952A JP S62297952 A JPS62297952 A JP S62297952A JP 61140062 A JP61140062 A JP 61140062A JP 14006286 A JP14006286 A JP 14006286A JP S62297952 A JPS62297952 A JP S62297952A
- Authority
- JP
- Japan
- Prior art keywords
- data
- buffer
- descriptor
- pointer
- describer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
- H04L49/901—Buffering arrangements using storage descriptor, e.g. read or write pointers
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
- H04L49/9021—Plurality of buffers per packet
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2205/00—Indexing scheme relating to group G06F5/00; Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F2205/06—Indexing scheme relating to groups G06F5/06 - G06F5/16
- G06F2205/064—Linked list, i.e. structure using pointers, e.g. allowing non-contiguous address segments in one logical buffer or dynamic buffer space allocation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
［産業上の利用分野］
この発明は、データ格納技術さらには可変長データの記
憶方式に適用して特に有効な技術に関し、例えばブロッ
ク転送制御を行うＤＭＡ （ダイレクト・メモリ・アク
セス）コントローラによるシリアル通信における送受信
データのバッファメモリへの格納方式に利用して有効な
技術に関する。
憶方式に適用して特に有効な技術に関し、例えばブロッ
ク転送制御を行うＤＭＡ （ダイレクト・メモリ・アク
セス）コントローラによるシリアル通信における送受信
データのバッファメモリへの格納方式に利用して有効な
技術に関する。
［従来の技術］
マイクロコンピュータ間のシリアル通信では、フレーム
と呼ばれる単位でデータの送受信が行われる。そこで、
この送受信データをバッファメモリに入れておく場合に
も、各フレームを連結した状態で格納しておく、と便利
である。しかるに、そのような多量の送受信データもし
くはビット長の長いフレームを格納するため連続した記
憶領域をバッファメモリ上に確保することは困難な場合
が多い。
と呼ばれる単位でデータの送受信が行われる。そこで、
この送受信データをバッファメモリに入れておく場合に
も、各フレームを連結した状態で格納しておく、と便利
である。しかるに、そのような多量の送受信データもし
くはビット長の長いフレームを格納するため連続した記
憶領域をバッファメモリ上に確保することは困難な場合
が多い。
そこで、バッファメモリ上に比較的小さなバツファ領域
を多数用意し、それらをポインタとして機能する記述子
によって次々と連結させて格納する第２図に示すような
格納方式について検討した。
を多数用意し、それらをポインタとして機能する記述子
によって次々と連結させて格納する第２図に示すような
格納方式について検討した。
すなわち、データ記述子ＤＴＤとバッファ記述子ＢＦＤ
と称する２種類の記述子を設けて各記述子を互いに連結
させると共に、各バッファ記述子ＢＦＤの下に一定の大
きさのバッファ領域ＢＡを置く。そして、上記データ記
述子ＤＴＤおよびバッファ記述子ＢＦＤにはそれぞれ２
つのポインタ部を設け、データ記述子ＤＴＤの第１ポイ
ンタ部には最初のバッファ記述子の先頭アドレスを入れ
ると共に、第２ポインタ部にはそのデータ記述子ＤＴＤ
に続くべき次のデータ記述子の先頭アドレスを入れる。
と称する２種類の記述子を設けて各記述子を互いに連結
させると共に、各バッファ記述子ＢＦＤの下に一定の大
きさのバッファ領域ＢＡを置く。そして、上記データ記
述子ＤＴＤおよびバッファ記述子ＢＦＤにはそれぞれ２
つのポインタ部を設け、データ記述子ＤＴＤの第１ポイ
ンタ部には最初のバッファ記述子の先頭アドレスを入れ
ると共に、第２ポインタ部にはそのデータ記述子ＤＴＤ
に続くべき次のデータ記述子の先頭アドレスを入れる。
また、上記バッファ記述子ＢＦＤの第１ポインタ部には
これに続くべき次のバッファ記述子の先頭アドレスを入
れると共に、第２ポインタ部には受信データが格納され
る単位バッファ領域ＢＡの先頭アドレスを入れるように
する。これによって、各データ記述子ＤＴＤごとに用意
されたｎ個（ｎは任意の整数）のバッファ領域ＢＡに１
フレームの受信データを格納するというものである。な
お、上記データ記述子ＤＴＤ及びバッファ記述子ＢＦＤ
も、バッファメモリ内に格納される。
これに続くべき次のバッファ記述子の先頭アドレスを入
れると共に、第２ポインタ部には受信データが格納され
る単位バッファ領域ＢＡの先頭アドレスを入れるように
する。これによって、各データ記述子ＤＴＤごとに用意
されたｎ個（ｎは任意の整数）のバッファ領域ＢＡに１
フレームの受信データを格納するというものである。な
お、上記データ記述子ＤＴＤ及びバッファ記述子ＢＦＤ
も、バッファメモリ内に格納される。
［発明が解決しようとする問題点］
上記シリアル通信において送受信されるデータのフレー
ムは可変長であり、１フレームが数バイトのものもあれ
ば数キロバイトのものもある。しかるに第２図に示すよ
うな格納方式においては、一つのデータ記述子ＤＴＤの
下に連結されるバッファ領域ＢＡの数は固定されている
。そのため、最も長いフレームに合わせてバッファ領域
ＢＡの数を決定しておくと、１フレームが数バイトのよ
うな短いデータが入って来たときに使用されないで残る
無効バッファ領域（第２図において斜線で示す領域以外
の部分）が多くなり、メモリの使用効率が非常に患い、
また、バッファメモリ内から連続したフレームのデータ
を読み出す場合、データ記述子とバッファ記述子の２つ
を引いて来ないと次のデータの先頭アドレスが分からな
い、そのため、次のデータ（フレーム）を得るまでに時
間がかかるという問題点がある。
ムは可変長であり、１フレームが数バイトのものもあれ
ば数キロバイトのものもある。しかるに第２図に示すよ
うな格納方式においては、一つのデータ記述子ＤＴＤの
下に連結されるバッファ領域ＢＡの数は固定されている
。そのため、最も長いフレームに合わせてバッファ領域
ＢＡの数を決定しておくと、１フレームが数バイトのよ
うな短いデータが入って来たときに使用されないで残る
無効バッファ領域（第２図において斜線で示す領域以外
の部分）が多くなり、メモリの使用効率が非常に患い、
また、バッファメモリ内から連続したフレームのデータ
を読み出す場合、データ記述子とバッファ記述子の２つ
を引いて来ないと次のデータの先頭アドレスが分からな
い、そのため、次のデータ（フレーム）を得るまでに時
間がかかるという問題点がある。
この発明の目的は、可変長フレームのデータを格納する
バッファメモリの使用効率の向上を図ると共に、所望の
データを得るのに要する時間を短縮できるような記憶方
式を提供することにある。
バッファメモリの使用効率の向上を図ると共に、所望の
データを得るのに要する時間を短縮できるような記憶方
式を提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。
ついては、本明細書の記述および添附図面から明らかに
なるであろう。
［問題点を解決するための手段］
本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。
を説明すれば、下記のとおりである。
すなわち、データ記述子とバッファ記述子とを統合して
、１フレームのデータの入る最初のバッファ領域の先頭
アドレスを入れる第１ポインタ部と、次の記述子の先頭
アドレスを一入れる第２ポインタ部と、データの終了を
示すデータ区切記号を入れる指示欄とからなる新たな形
式の記述子を設け、この記述子によって受信データをフ
レームごとに区切りをつけながら次々と連結させてバッ
ファメモリに格納していくようにするものである。
、１フレームのデータの入る最初のバッファ領域の先頭
アドレスを入れる第１ポインタ部と、次の記述子の先頭
アドレスを一入れる第２ポインタ部と、データの終了を
示すデータ区切記号を入れる指示欄とからなる新たな形
式の記述子を設け、この記述子によって受信データをフ
レームごとに区切りをつけながら次々と連結させてバッ
ファメモリに格納していくようにするものである。
［作用］
上記した手段によれば、可変長フレームのデータの長さ
に応じて、フレームごとに使用されるバッファ領域の数
も変わるため、使用されないで残る無効バッファ領域を
低減させてメモリの使用効率を向上させると共に、記述
子を一つ引いて来れば直ちに次のフレームのデータの先
頭アドレスが得られるようにして、データ取得に要する
時間の短縮を図るという上記目的を達成することができ
る。
に応じて、フレームごとに使用されるバッファ領域の数
も変わるため、使用されないで残る無効バッファ領域を
低減させてメモリの使用効率を向上させると共に、記述
子を一つ引いて来れば直ちに次のフレームのデータの先
頭アドレスが得られるようにして、データ取得に要する
時間の短縮を図るという上記目的を達成することができ
る。
［実施例］
第１図には１本発明に係る可変長データの記憶方式の一
実施例が示されている。
実施例が示されている。
この実施例では、第１ポインタＰ Ｎ Ｔ□と第２ポイ
ンタＰＮＴ、とを有する記述子ＤＤによって、バッファ
メモリ上に用意されている一定の大きさのバッファ領域
ＢＡ４．ＢＡ２．ＢＡ３・・・を連結させることができ
るようになっている。
ンタＰＮＴ、とを有する記述子ＤＤによって、バッファ
メモリ上に用意されている一定の大きさのバッファ領域
ＢＡ４．ＢＡ２．ＢＡ３・・・を連結させることができ
るようになっている。
すなわち、この実施例の記述子ＤＤの第１ポインタＰＮ
Ｔユには、１フレームの受信データを入れるべきバッフ
ァ領域の先頭アドレスが、また第２ポインタＰ Ｎ Ｔ
ｘにはこの記述子（ＤＤｉ）に続くべき次の記述子（
ＤＤｉ＋１）の入っているメモリ領域の先頭アドレスが
記述される。しかも、各記述子ＤＤには、その記述子Ｄ
Ｄによって指示されたバッファ領域内で受信データが終
了しているか否か示すデータ区切記号を記述する指示ａ
ＤＥＳが設けられている。
Ｔユには、１フレームの受信データを入れるべきバッフ
ァ領域の先頭アドレスが、また第２ポインタＰ Ｎ Ｔ
ｘにはこの記述子（ＤＤｉ）に続くべき次の記述子（
ＤＤｉ＋１）の入っているメモリ領域の先頭アドレスが
記述される。しかも、各記述子ＤＤには、その記述子Ｄ
Ｄによって指示されたバッファ領域内で受信データが終
了しているか否か示すデータ区切記号を記述する指示ａ
ＤＥＳが設けられている。
次に上記記述子ＤＤを用いた受信データの格納の仕方に
ついて説明する。
ついて説明する。
バッファメモリ内に用意された個々のバッファ領域Ｂ構
内に格納可能なデータ長よりも短いフレームのデータが
入ってきた場合、第１図に示されている記述子ＤＤ、の
ように、第１ポインタＰＮＴよには、メモリ内で空いて
いるバッファ領域のうちいずれか一つのバッファ領域Ｂ
Ａ、の先頭アドレスを記述し、そのポインタＰＮＴ、に
よって指示された先頭アドレスのバッファ内に１フレー
ムのデータを入れて行く。そして、その記述子ＤＤ３の
指示ＷＤＥＳには、データの終了を示すデータ区切記号
率を記述しておく。これによって。
内に格納可能なデータ長よりも短いフレームのデータが
入ってきた場合、第１図に示されている記述子ＤＤ、の
ように、第１ポインタＰＮＴよには、メモリ内で空いて
いるバッファ領域のうちいずれか一つのバッファ領域Ｂ
Ａ、の先頭アドレスを記述し、そのポインタＰＮＴ、に
よって指示された先頭アドレスのバッファ内に１フレー
ムのデータを入れて行く。そして、その記述子ＤＤ３の
指示ＷＤＥＳには、データの終了を示すデータ区切記号
率を記述しておく。これによって。
ポインタＰＮＴよで指示されたバッファ領域内でデータ
が終了していることが直ちに分かる。
が終了していることが直ちに分かる。
また、複数のフレームの受信データが入って来た場合、
記述子ＤＤの第２ポインタには、次のフレームのために
使用する記述子の先頭アドレスを記述する。これによっ
て、複数フレームのデータの繋がりが示される。最終フ
レームのデータを入れるべきバッファ領域を指示する記
述子では、第２ポインタには何も記述する必要がない。
記述子ＤＤの第２ポインタには、次のフレームのために
使用する記述子の先頭アドレスを記述する。これによっ
て、複数フレームのデータの繋がりが示される。最終フ
レームのデータを入れるべきバッファ領域を指示する記
述子では、第２ポインタには何も記述する必要がない。
一方、個々のバッファ領域Ｂ構内に格納可能なデータ長
よりも長いフレームのデータが入ってきた場合には、第
１図に示されている記述子ＤＤ工のように、第１ポイン
タＰＮＴ、にはそのデータを入れるべきバッファ領域Ｂ
Ａ１の先頭アドレスを記述する。また、第２ポインタＰ
ＮＴ、には、そのデータの続きを入れるべきバッファ領
域を指示する記述子ＤＤ２の先頭アドレスを記述すると
共に、指示［ＤＥＳは空欄のままにしておく。このよう
にして、複数のバッファ領域ＢＡを記述子ＤＤを用いて
次々と連結させて１フレームのデータを順次格納してい
く。そして、１フレームのデータの最終部分が入るバッ
ファ領域に到達したならば、第１図に示されている記述
子ＤＤ、のようにその終了バッファ領域に対応する記述
子内の指示欄ＤＥＳにデータ区切記号率を記述する。
よりも長いフレームのデータが入ってきた場合には、第
１図に示されている記述子ＤＤ工のように、第１ポイン
タＰＮＴ、にはそのデータを入れるべきバッファ領域Ｂ
Ａ１の先頭アドレスを記述する。また、第２ポインタＰ
ＮＴ、には、そのデータの続きを入れるべきバッファ領
域を指示する記述子ＤＤ２の先頭アドレスを記述すると
共に、指示［ＤＥＳは空欄のままにしておく。このよう
にして、複数のバッファ領域ＢＡを記述子ＤＤを用いて
次々と連結させて１フレームのデータを順次格納してい
く。そして、１フレームのデータの最終部分が入るバッ
ファ領域に到達したならば、第１図に示されている記述
子ＤＤ、のようにその終了バッファ領域に対応する記述
子内の指示欄ＤＥＳにデータ区切記号率を記述する。
上記実施例においては、メモリに格納すべきデータ（フ
レーム）の長さが異なる場合、そのデータの長さに応じ
て使用されるバッファ領域の数が変更される。そのため
、第２図に示されている方式のように、全く使用されな
いで残る無効バッファ領域が生じるというようなことが
ないので、その分メモリの使用効率が向上される。また
、メモリに格納されたデータのうちある特定のフレーム
のデータを読み出したいような場合、記述子ＤＤの指示
ＩＧＤＥｓ内のデータ区切記号率を頼りに、所望のフレ
ームデータの入っているバッファ領域を指示する記述子
を見つけ、その記述子内の第１ポインタＰＮＴ□より先
頭アドレスを得て、それを用いてバッファ領域内のデー
タを読み出せば良い・従って、この実施例の方式に従う
と、一つの記述子を引いてくるだけで所望のデータの入
っているバッファ領域の先頭アドレスを得ることができ
る。そのため、２つの記述子（データ記述子とバッファ
記述子）を順番に引いて来なければ先頭アドレスを得る
ことができない第２図の方式に比べて次のバッファの先
頭アドレス取得時間が短縮されるようになる。
レーム）の長さが異なる場合、そのデータの長さに応じ
て使用されるバッファ領域の数が変更される。そのため
、第２図に示されている方式のように、全く使用されな
いで残る無効バッファ領域が生じるというようなことが
ないので、その分メモリの使用効率が向上される。また
、メモリに格納されたデータのうちある特定のフレーム
のデータを読み出したいような場合、記述子ＤＤの指示
ＩＧＤＥｓ内のデータ区切記号率を頼りに、所望のフレ
ームデータの入っているバッファ領域を指示する記述子
を見つけ、その記述子内の第１ポインタＰＮＴ□より先
頭アドレスを得て、それを用いてバッファ領域内のデー
タを読み出せば良い・従って、この実施例の方式に従う
と、一つの記述子を引いてくるだけで所望のデータの入
っているバッファ領域の先頭アドレスを得ることができ
る。そのため、２つの記述子（データ記述子とバッファ
記述子）を順番に引いて来なければ先頭アドレスを得る
ことができない第２図の方式に比べて次のバッファの先
頭アドレス取得時間が短縮されるようになる。
なお、上記実施例では、使用するバッファ領域の先頭ア
ドレスを指示する記憶領域指定情報記述部としての第１
ポインタＰＮＴ□と、次の記述子の先頭アドレスを指示
するチェーン情報記述部としての第２ポインタＰＮＴ２
と、データ区切情報記述部としての指示Ｑ Ｄ Ｅ Ｓ
とにより記述子ＤＤを構成しているが、例えば上記記述
子を格納するための連続したアドレス領域をメモリ上に
用意しておけば、単にアドレスをインクリメントするだ
けで次の記述子のアドレスを得ることができるので、チ
ェーン情報記述部としての第２ポインタを省略すること
ができる。
ドレスを指示する記憶領域指定情報記述部としての第１
ポインタＰＮＴ□と、次の記述子の先頭アドレスを指示
するチェーン情報記述部としての第２ポインタＰＮＴ２
と、データ区切情報記述部としての指示Ｑ Ｄ Ｅ Ｓ
とにより記述子ＤＤを構成しているが、例えば上記記述
子を格納するための連続したアドレス領域をメモリ上に
用意しておけば、単にアドレスをインクリメントするだ
けで次の記述子のアドレスを得ることができるので、チ
ェーン情報記述部としての第２ポインタを省略すること
ができる。
また、上記実施例では、バッファ領域の大きさを任意に
決定することができる。その場合、バッファ領域の大き
さを小さくすればするほど、無効領域を小さくすること
ができる。ただし、バッファ領域を小さくし過ぎると、
長いフレームが多い場合に１フレームで使用する記述子
の数が多くなって記述子を入れるメモリ領域が大きくな
ってしまうので、両者の兼ね合いで平均フレーム長に応
じて単位バッファ領域の大きさを決定してやればよい。
決定することができる。その場合、バッファ領域の大き
さを小さくすればするほど、無効領域を小さくすること
ができる。ただし、バッファ領域を小さくし過ぎると、
長いフレームが多い場合に１フレームで使用する記述子
の数が多くなって記述子を入れるメモリ領域が大きくな
ってしまうので、両者の兼ね合いで平均フレーム長に応
じて単位バッファ領域の大きさを決定してやればよい。
以上説明したように、記憶領域内に、ある一定の大きさ
のバッファ領域を複数個設けると共に、上記バッファ領
域のいずれか一つの先頭番地を入れる記憶領域指定情報
記述部と、格納されるデータが対応するバッファ領域内
で終了しているか否か指示するデータ区切情報記述部と
を有する記述子を用いて、上記バッファ領域を連結させ
て一連のデータを格納するようにしたので、可変長フレ
ームのデータの長さに応じて、フレームごとに使用され
るバッファ領域の数が変更されるという作用により、使
用されないで残る無効バッファ領域が減少されて、メモ
リの使用効率が向上されるようになるという効果がある
。
のバッファ領域を複数個設けると共に、上記バッファ領
域のいずれか一つの先頭番地を入れる記憶領域指定情報
記述部と、格納されるデータが対応するバッファ領域内
で終了しているか否か指示するデータ区切情報記述部と
を有する記述子を用いて、上記バッファ領域を連結させ
て一連のデータを格納するようにしたので、可変長フレ
ームのデータの長さに応じて、フレームごとに使用され
るバッファ領域の数が変更されるという作用により、使
用されないで残る無効バッファ領域が減少されて、メモ
リの使用効率が向上されるようになるという効果がある
。
また、１フレームのデータの入る最初のバッファ領域の
先頭アドレスを入れる第１ポインタ部と、次の記述子の
先頭アドレスを入れる第２ポインタ部と、データの終了
を示すデータ区切記号を入れる指示欄とからなる新たな
形式の記述子を設け、この記述子によって受信データを
フレームごとに区切りをつけながら次々と連結させてバ
ッファメモリに格納していくようにしたので、記述子を
一つ引いて来れば直ちに次のフレームのデータの先頭ア
ドレスが得られるという作用により、データの読み出し
に要する時間が短縮されるという効果がある。
先頭アドレスを入れる第１ポインタ部と、次の記述子の
先頭アドレスを入れる第２ポインタ部と、データの終了
を示すデータ区切記号を入れる指示欄とからなる新たな
形式の記述子を設け、この記述子によって受信データを
フレームごとに区切りをつけながら次々と連結させてバ
ッファメモリに格納していくようにしたので、記述子を
一つ引いて来れば直ちに次のフレームのデータの先頭ア
ドレスが得られるという作用により、データの読み出し
に要する時間が短縮されるという効果がある。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるシリアル通信におけ
る受信データをバッファメモリに格納する場合を例にと
って説明したが、この発明はそれに限定されるものでな
く、可変長のデータをメモリに記憶する場合一般に利用
することができる。
をその背景となった利用分野であるシリアル通信におけ
る受信データをバッファメモリに格納する場合を例にと
って説明したが、この発明はそれに限定されるものでな
く、可変長のデータをメモリに記憶する場合一般に利用
することができる。
［発明の効果コ
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。
て得られる効果を簡単に説明すれば下記のとおりである
。
すなわち、可変長フレームのデータを格納するバッファ
メモリの使用効率の向上を図ると共に、所望のデータを
読み出すのに必要な時間を短縮することができる。
メモリの使用効率の向上を図ると共に、所望のデータを
読み出すのに必要な時間を短縮することができる。
第１図は本発明に係る可変長データの記憶方式の一実施
例を示す説明図、 第２図は本発明に先立って検討したデータの記憶方式の
一実施例を示す説明図である。 ＤＤ・・・・記述子、ＢＡ・・・・バッファ領域、ＰＮ
Ｔ□・・・・記憶領域指定情報記述部（第１ポインタ）
、ＰＮＴ、・・・・チェーン情報記述部（第２ポインタ
）、ＤＥＳ・・・・データ区切情報記述部（指示ａ）。
例を示す説明図、 第２図は本発明に先立って検討したデータの記憶方式の
一実施例を示す説明図である。 ＤＤ・・・・記述子、ＢＡ・・・・バッファ領域、ＰＮ
Ｔ□・・・・記憶領域指定情報記述部（第１ポインタ）
、ＰＮＴ、・・・・チェーン情報記述部（第２ポインタ
）、ＤＥＳ・・・・データ区切情報記述部（指示ａ）。
Claims (1)
- 【特許請求の範囲】 １、記憶領域内に、ある一定の大きさのバッファ領域を
複数個設けると共に、上記バッファ領域のいずれか一つ
の先頭番地を入れる記憶領域指定情報記述部と、格納さ
れるデータが対応するバッファ領域内で終了しているか
否か指示するデータ区切情報記述部とを有する記述子を
用いて、上記バッファ領域を連結させて一連のデータを
格納するようにしたことを特徴とする可変長データの記
憶方式。 ２、上記記述子には、これに続くべき次の記述子の先頭
番地が入るチェーン情報記述部が設けられてなることを
特徴とする特許請求の範囲第１項記載の可変長データの
記憶方式。 ３、上記記憶領域に格納されるデータは、フレーム単位
で行われるシリアル通信における送受信データであるこ
とを特徴とする特許請求の範囲第１項もしくは第２項記
載の可変長データの記憶方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14006286A JP2684362B2 (ja) | 1986-06-18 | 1986-06-18 | 可変長データの記憶方式 |
| US07/318,439 US4881167A (en) | 1986-06-18 | 1989-03-02 | Data memory system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14006286A JP2684362B2 (ja) | 1986-06-18 | 1986-06-18 | 可変長データの記憶方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62297952A true JPS62297952A (ja) | 1987-12-25 |
| JP2684362B2 JP2684362B2 (ja) | 1997-12-03 |
Family
ID=15260093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14006286A Expired - Lifetime JP2684362B2 (ja) | 1986-06-18 | 1986-06-18 | 可変長データの記憶方式 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4881167A (ja) |
| JP (1) | JP2684362B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103605485A (zh) * | 2013-11-29 | 2014-02-26 | 深圳市道通科技有限公司 | 一种变长数据的存储方法与装置 |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01293431A (ja) * | 1988-05-23 | 1989-11-27 | Toshiba Corp | メモリアクセス方式 |
| JPH03142648A (ja) * | 1989-10-30 | 1991-06-18 | Mitsubishi Electric Corp | 入力データ制御方式 |
| US5881310A (en) * | 1990-07-16 | 1999-03-09 | Atlantic Richfield Company | Method for executing an instruction where the memory locations for data, operation to be performed and storing of the result are indicated by pointers |
| JP2616182B2 (ja) * | 1990-08-29 | 1997-06-04 | 三菱電機株式会社 | データ処理装置 |
| JPH04162856A (ja) * | 1990-10-26 | 1992-06-08 | Nec Corp | エラー表示方式 |
| DE69232445T2 (de) * | 1991-03-29 | 2002-10-02 | Mitsubishi Denki K.K., Tokio/Tokyo | Pufferspeichergerät |
| US5493687A (en) | 1991-07-08 | 1996-02-20 | Seiko Epson Corporation | RISC microprocessor architecture implementing multiple typed register sets |
| US5539911A (en) | 1991-07-08 | 1996-07-23 | Seiko Epson Corporation | High-performance, superscalar-based computer system with out-of-order instruction execution |
| DE69130392T2 (de) * | 1991-07-10 | 1999-06-02 | International Business Machines Corp., Armonk, N.Y. | Hochgeschwindigkeitspufferverwaltung |
| US5781749A (en) * | 1991-12-19 | 1998-07-14 | Bull S.A. | Controller for multiple data transfer between a plurality of memories and a computer bus |
| DE69311330T2 (de) | 1992-03-31 | 1997-09-25 | Seiko Epson Corp., Tokio/Tokyo | Befehlsablauffolgeplanung von einem risc-superskalarprozessor |
| US5444853A (en) * | 1992-03-31 | 1995-08-22 | Seiko Epson Corporation | System and method for transferring data between a plurality of virtual FIFO's and a peripheral via a hardware FIFO and selectively updating control information associated with the virtual FIFO's |
| WO1993022722A1 (en) | 1992-05-01 | 1993-11-11 | Seiko Epson Corporation | A system and method for retiring instructions in a superscalar microprocessor |
| US5628021A (en) * | 1992-12-31 | 1997-05-06 | Seiko Epson Corporation | System and method for assigning tags to control instruction processing in a superscalar processor |
| EP1107111A3 (en) | 1992-12-31 | 2002-02-06 | Seiko Epson Corporation | System and method for register renaming |
| US5604912A (en) * | 1992-12-31 | 1997-02-18 | Seiko Epson Corporation | System and method for assigning tags to instructions to control instruction execution |
| US5828903A (en) * | 1994-09-30 | 1998-10-27 | Intel Corporation | System for performing DMA transfer with a pipeline control switching such that the first storage area contains location of a buffer for subsequent transfer |
| US5673396A (en) * | 1994-12-16 | 1997-09-30 | Motorola, Inc. | Adjustable depth/width FIFO buffer for variable width data transfers |
| US5911152A (en) * | 1995-09-05 | 1999-06-08 | Compaq Computer Corporation | Computer system and method for storing data in a buffer which crosses page boundaries utilizing beginning and ending buffer pointers |
| JPH10289180A (ja) * | 1997-02-12 | 1998-10-27 | Canon Inc | 通信処理装置及び方法 |
| US6073181A (en) * | 1997-06-03 | 2000-06-06 | International Business Machines Corporation | Multi-buffer error detection for an open data-link interface LAN adapter |
| CN101521671B (zh) * | 2009-04-02 | 2011-10-12 | 北京九方中实电子科技有限责任公司 | 一种对数据帧进行读操作的装置 |
| US8650356B2 (en) * | 2009-05-28 | 2014-02-11 | Microchip Technology Incorporated | Microcontroller with CAN module |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60200348A (ja) * | 1984-03-23 | 1985-10-09 | Fujitsu Ltd | ペ−ジ編集方式 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3559187A (en) * | 1968-11-13 | 1971-01-26 | Gen Electric | Input/output controller with linked data control words |
| US3878513A (en) * | 1972-02-08 | 1975-04-15 | Burroughs Corp | Data processing method and apparatus using occupancy indications to reserve storage space for a stack |
| US3972026A (en) * | 1974-09-23 | 1976-07-27 | Hewlett-Packard Company | Linked list encoding method and control apparatus for refreshing a cathode ray tube display |
| US4131940A (en) * | 1977-07-25 | 1978-12-26 | International Business Machines Corporation | Channel data buffer apparatus for a digital data processing system |
| US4366536A (en) * | 1980-04-15 | 1982-12-28 | National Semiconductor Corporation | Modular digital computer system for storing and selecting data processing procedures and data |
-
1986
- 1986-06-18 JP JP14006286A patent/JP2684362B2/ja not_active Expired - Lifetime
-
1989
- 1989-03-02 US US07/318,439 patent/US4881167A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60200348A (ja) * | 1984-03-23 | 1985-10-09 | Fujitsu Ltd | ペ−ジ編集方式 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103605485A (zh) * | 2013-11-29 | 2014-02-26 | 深圳市道通科技有限公司 | 一种变长数据的存储方法与装置 |
| CN103605485B (zh) * | 2013-11-29 | 2017-01-18 | 深圳市道通科技股份有限公司 | 一种变长数据的存储方法与装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4881167A (en) | 1989-11-14 |
| JP2684362B2 (ja) | 1997-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2684362B2 (ja) | 可変長データの記憶方式 | |
| KR960006503B1 (ko) | 다중-채널 직접메모리 억세스(dma)동작을 인터리브하기 위한 장치 및 그 방법 | |
| EP0582666B1 (en) | Method and apparatus for buffering data within stations of a communication network | |
| JPS60142439A (ja) | ストアバツフア装置 | |
| CA2289192C (en) | Communication dma device | |
| US7216185B2 (en) | Buffering apparatus and buffering method | |
| US5961614A (en) | System for data transfer through an I/O device using a memory access controller which receives and stores indication of a data status signal | |
| US5774745A (en) | Method and apparatus for writing and reading entries in an event status queue of a host memory | |
| JPH06103225A (ja) | チェーン式ｄｍａ方式及びそのためのｄｍａコントローラ | |
| JPH01125644A (ja) | データ転送装置 | |
| JP2937218B2 (ja) | データリンクプロトコル制御装置のバッファメモリ管理方式 | |
| EP0787326B1 (en) | System and method for processing of memory data and communication system comprising such system | |
| JPS6391766A (ja) | 記憶装置アクセス制御方式 | |
| US5875299A (en) | disk access apparatus for performing a stride processing of data | |
| GB2367728A (en) | Linked-list memory access control for and concentrator | |
| JP2000215154A (ja) | Ｄｍａコントロ―ラ | |
| JPS6273343A (ja) | 記憶装置 | |
| JP2540844B2 (ja) | デ−タ転送制御方法 | |
| JPH0219499B2 (ja) | ||
| JPH02310649A (ja) | 受信フレーム転送方式および通信制御装置 | |
| KR20000026337A (ko) | 수신용 버퍼 디스크립터 | |
| JPH05257865A (ja) | ディスクリプタ制御方式 | |
| JP2000322371A (ja) | データバッファ管理システム及びその方法 | |
| JPS63185161A (ja) | メモリ管理装置 | |
| JPS60141050A (ja) | デイジタル多重回線処理方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |