JPS6282705A - 高周波多段増幅器 - Google Patents
高周波多段増幅器Info
- Publication number
- JPS6282705A JPS6282705A JP22342285A JP22342285A JPS6282705A JP S6282705 A JPS6282705 A JP S6282705A JP 22342285 A JP22342285 A JP 22342285A JP 22342285 A JP22342285 A JP 22342285A JP S6282705 A JPS6282705 A JP S6282705A
- Authority
- JP
- Japan
- Prior art keywords
- stage
- amplifier
- input
- stage amplifier
- microstrip line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はマイクロ波ストリップ回路で構成される高周
波多段増幅器に関するものである。
波多段増幅器に関するものである。
従来、マイクロ波帯の増幅器では、小型・軽量化のため
マイクロ波ストリップ回路で構成し、能動素子として電
界効果トランジスタ(以下FETとい5)を用い、前記
FETの入力側、出力側にそれぞれマイクロストリップ
線路からなる整合回路を設けた単位増幅器を継続多段接
続した多段増幅器が知られている。
マイクロ波ストリップ回路で構成し、能動素子として電
界効果トランジスタ(以下FETとい5)を用い、前記
FETの入力側、出力側にそれぞれマイクロストリップ
線路からなる整合回路を設けた単位増幅器を継続多段接
続した多段増幅器が知られている。
上述の多段増幅器の一実施例を第8図に示す。
第8図は3段増幅器を表わし、(l)は1段目の増幅器
、(2)は2段目の増幅器、(3)は3段目の増幅器で
ある。各段の増幅器は(al〜(f)によって構成され
。
、(2)は2段目の増幅器、(3)は3段目の増幅器で
ある。各段の増幅器は(al〜(f)によって構成され
。
1段目の増幅器では、(1a)はFET、 (1b)は
前記FET(1a)のゲート端子、 (1c)は前記
rET(1a)のドレイン端子、 (1d)は前記F
E T (1a)のソース端子、 (1e)は入力
整合回路、 (1f)は出力整合回路である。前記2
段目の増幅器(2)、および前記3段目の増幅器(3)
において、 (2a) 〜(2f)、 (3a) 〜
(3f)は前記1段目の増幅器+11における(1a)
〜(1f)に対応する。また(4)は入力端子、(5)
は入力マイクロストリップ線路、(6)は出力マイクロ
ストリップ線路。
前記FET(1a)のゲート端子、 (1c)は前記
rET(1a)のドレイン端子、 (1d)は前記F
E T (1a)のソース端子、 (1e)は入力
整合回路、 (1f)は出力整合回路である。前記2
段目の増幅器(2)、および前記3段目の増幅器(3)
において、 (2a) 〜(2f)、 (3a) 〜
(3f)は前記1段目の増幅器+11における(1a)
〜(1f)に対応する。また(4)は入力端子、(5)
は入力マイクロストリップ線路、(6)は出力マイクロ
ストリップ線路。
(7)は出力端子である。
次に動作について説明する。単位増幅器として1段目の
増幅器をとりあげる。FET(1a)のソース端子(1
d)を接地し、ゲート端子(1b)に負電圧を。
増幅器をとりあげる。FET(1a)のソース端子(1
d)を接地し、ゲート端子(1b)に負電圧を。
またドレイン端子(1C)に正電圧を印加して適正なバ
イアス状態に設定し、入力整合回路(1C)および出力
整合回路(1f)によって必要とする周波数帯域におけ
るFET(1a)の入出力インビーダンスト外S回路と
の整合をとれば1段目の増幅器(1)は増幅器として動
作する。2段目の増幅器(21および3段目の増幅器(
3)も前記1段目の増幅器(1)と同様の動作を行う。
イアス状態に設定し、入力整合回路(1C)および出力
整合回路(1f)によって必要とする周波数帯域におけ
るFET(1a)の入出力インビーダンスト外S回路と
の整合をとれば1段目の増幅器(1)は増幅器として動
作する。2段目の増幅器(21および3段目の増幅器(
3)も前記1段目の増幅器(1)と同様の動作を行う。
上記単位増幅器(11,+21および(31を縦続接続
し。
し。
入力端子(4)xリマイクロ波信号を入力すると、前記
マイクロ波信号は前記単位増幅器(11,+21および
(3)によって増幅さnl、出力端子(7)より出力さ
れる。
マイクロ波信号は前記単位増幅器(11,+21および
(3)によって増幅さnl、出力端子(7)より出力さ
れる。
前記のような従来の増幅器では、各段の整合状態を調整
する際に各段を分離して単一増幅器として調整できない
ため、各々の単位増幅器が要求される周波数帯における
最適整合状態に調整されていることを確認できず、不整
合によって利得が減少し、また有効帯域が狭帯域になる
という問題点があった。ま九、特に低雑音増幅器の場合
、1段目もしくは2段目の増幅器の周波数特性が雑音指
数の周波数特性に大きく影響する比め、前記従来の増幅
器では全体としての利得の調整ができた場合でも、1段
目もしくは2段目の増幅器の整合状態が不十分で雑音指
数が悪くなり、また帯域内の雑音指数の偏差が大きくな
るという問題点があった。
する際に各段を分離して単一増幅器として調整できない
ため、各々の単位増幅器が要求される周波数帯における
最適整合状態に調整されていることを確認できず、不整
合によって利得が減少し、また有効帯域が狭帯域になる
という問題点があった。ま九、特に低雑音増幅器の場合
、1段目もしくは2段目の増幅器の周波数特性が雑音指
数の周波数特性に大きく影響する比め、前記従来の増幅
器では全体としての利得の調整ができた場合でも、1段
目もしくは2段目の増幅器の整合状態が不十分で雑音指
数が悪くなり、また帯域内の雑音指数の偏差が大きくな
るという問題点があった。
この発明はかかる問題点を解決するためになされたもの
で、実装状態のまま各段の単位増幅器の整合を個別に行
える多段増幅器を得ることを目的とする。
で、実装状態のまま各段の単位増幅器の整合を個別に行
える多段増幅器を得ることを目的とする。
この発明に係る高周波多段増幅器は各段の単位増幅器に
関してこれと並列に一定の特性インピーダンスを有する
マイクロストリップ線路を設けるとともに、各段の入出
力部で単位増幅回路と前記マイクロストリップ線路のい
ずれにも切り換え接続できる接続部を設け7tものであ
る。
関してこれと並列に一定の特性インピーダンスを有する
マイクロストリップ線路を設けるとともに、各段の入出
力部で単位増幅回路と前記マイクロストリップ線路のい
ずれにも切り換え接続できる接続部を設け7tものであ
る。
この発明において特定の単位増幅器の入出力整合を調整
する際には、他の単位増幅器を介さないように各段の入
出力の接続部で単位増幅器に並列に設けられたマイクロ
ストリップ線路に切り換え接続し入出力部を短絡するこ
とにより、実装状態のまま1段ごとに個別に単位増幅器
の入出力整合の調整を行うことができる。
する際には、他の単位増幅器を介さないように各段の入
出力の接続部で単位増幅器に並列に設けられたマイクロ
ストリップ線路に切り換え接続し入出力部を短絡するこ
とにより、実装状態のまま1段ごとに個別に単位増幅器
の入出力整合の調整を行うことができる。
第1図はこの発明の一実施例を示す構成図であり、囚に
おいて(1)は1段目の増幅器、(2:は2段目の増幅
器、(3)は3段目の増幅器である。各段の増幅器は(
a)〜(f)によって構成され、1段目の増幅器では(
1a)はFET、(1b)は前記FET(1,)のゲー
ト端子、 (1c)は前記PET(1a)のドレイン
端子。
おいて(1)は1段目の増幅器、(2:は2段目の増幅
器、(3)は3段目の増幅器である。各段の増幅器は(
a)〜(f)によって構成され、1段目の増幅器では(
1a)はFET、(1b)は前記FET(1,)のゲー
ト端子、 (1c)は前記PET(1a)のドレイン
端子。
(1d)は前記FET(1a)のソース端子、 (1
e)は入力整合回路、 (1f)は出力整合回路であ
る。前記2段目の増幅器(2;、および前記3段目の増
幅器(3)において(2a) 〜(2f)および(3a
) 〜(3f)は前記1段目の増幅器(11における(
1a)〜(1f)に対応する。(4)は入力端子、(5
]は入力マイクロストリップ線路、(6)は出力マイク
ロストリップ線路、(7]は出力端子である。t7j(
81は前記1段目の増幅器(11に並列な第1のマイク
ロストリップ線路、(9)は前記2段目の増幅器(2)
に並列な第2のマイクロストリップ線路。
e)は入力整合回路、 (1f)は出力整合回路であ
る。前記2段目の増幅器(2;、および前記3段目の増
幅器(3)において(2a) 〜(2f)および(3a
) 〜(3f)は前記1段目の増幅器(11における(
1a)〜(1f)に対応する。(4)は入力端子、(5
]は入力マイクロストリップ線路、(6)は出力マイク
ロストリップ線路、(7]は出力端子である。t7j(
81は前記1段目の増幅器(11に並列な第1のマイク
ロストリップ線路、(9)は前記2段目の増幅器(2)
に並列な第2のマイクロストリップ線路。
+1(lは前記3段目の増幅器(3;に並列な第3のマ
イクロストリップ線路であり、αυは前記1段目の増幅
器の入力整合回路(1e)と前記第1のマイクロストリ
ップ線路(81とが分岐する第1の分岐部、a3は前記
1段目の増幅器の出力整合回路(1fi前記第1のマイ
クロストリップ線路(8)、前記2段目の入力整合回路
(2e) 、および前記第2のマイクロストリップ線路
(9)が分岐する第2の分岐部、 (13は前記2段目
の増幅器の出力整合回路(2f)、前記第2のマイクロ
ストリップ線路(9)、前記3段目の入力整合回路(3
e)、および前記第3のマイクロストリップ線路αqが
分岐する第3の分岐部、 (141は前記3段目の出力
整合回路(3f)と前記第3のマイクロストリップ線路
αGが分岐する第4の分岐部である。
イクロストリップ線路であり、αυは前記1段目の増幅
器の入力整合回路(1e)と前記第1のマイクロストリ
ップ線路(81とが分岐する第1の分岐部、a3は前記
1段目の増幅器の出力整合回路(1fi前記第1のマイ
クロストリップ線路(8)、前記2段目の入力整合回路
(2e) 、および前記第2のマイクロストリップ線路
(9)が分岐する第2の分岐部、 (13は前記2段目
の増幅器の出力整合回路(2f)、前記第2のマイクロ
ストリップ線路(9)、前記3段目の入力整合回路(3
e)、および前記第3のマイクロストリップ線路αqが
分岐する第3の分岐部、 (141は前記3段目の出力
整合回路(3f)と前記第3のマイクロストリップ線路
αGが分岐する第4の分岐部である。
前記のように構成さnた3段増幅器において。
おのおのの単位増幅器(1)(もしくは(2)または(
3))がF ET (1a) (もしくは(2a) t
fCB (3a) )に適正バイアスを印加し、入力
整合回路(1e) (もしくは(2e)または(3e)
)および出力整合回路(1f)(もしくは(3f)ま
たは(3e) )によって入出力整合をとると増幅器と
して動作する点に従来の3段増幅器と全く同一である。
3))がF ET (1a) (もしくは(2a) t
fCB (3a) )に適正バイアスを印加し、入力
整合回路(1e) (もしくは(2e)または(3e)
)および出力整合回路(1f)(もしくは(3f)ま
たは(3e) )によって入出力整合をとると増幅器と
して動作する点に従来の3段増幅器と全く同一である。
しかしこの発明による3段増幅器では前記第1から第3
までのマイクロストリツ7iMf81. (9)。
までのマイクロストリツ7iMf81. (9)。
αGおよび前記第1から第4までの分岐部αυ、αり。
α3.f14)を用いることにエリ、入出力整合の調整
を各単位増幅器ごとに調整することが可能になる。
を各単位増幅器ごとに調整することが可能になる。
−例として1段目の増幅器(1)の単体調整を行う場合
の回路の接続状態を第5図に示す。第5図において第1
の分岐部(illでは入力マイクロストリップ線路(5
)と1段目の大力整合回路(1e)が接続され。
の回路の接続状態を第5図に示す。第5図において第1
の分岐部(illでは入力マイクロストリップ線路(5
)と1段目の大力整合回路(1e)が接続され。
第2の分岐部a3では1段目の出力整合回路(1f)と
第2のマイクロス) +Jツブ線路(9)が接続され、
第3の分岐部α3では第2のマイクロストリップ線路(
9)と第3のマイクロストリップ線路α〔が接続され。
第2のマイクロス) +Jツブ線路(9)が接続され、
第3の分岐部α3では第2のマイクロストリップ線路(
9)と第3のマイクロストリップ線路α〔が接続され。
第4の分岐部α瘤では第3のマイクロストリップ線路(
IIと出力マイクロストリップ線路(6)が接続される
。なお各分岐部での線路同士の接続は導電性の線材(金
リボンなど)を用いて行う。このとき。
IIと出力マイクロストリップ線路(6)が接続される
。なお各分岐部での線路同士の接続は導電性の線材(金
リボンなど)を用いて行う。このとき。
入力端子(4)より入力されるマイクロ波信号は1段目
の増幅器(1)には入力されるが、2段目および3段目
の増幅器(2:および(3)には入力されず、第2およ
び第3のマイクロストリップ線路(9)およびα〔を経
由して出力端子(7)より出力される。従ってこの場合
には2段目および3段目の増幅器(2)および(31の
動作状態に影響されずに1段目の増幅器(11の入出力
整合の調整を行うことが可能になる。
の増幅器(1)には入力されるが、2段目および3段目
の増幅器(2:および(3)には入力されず、第2およ
び第3のマイクロストリップ線路(9)およびα〔を経
由して出力端子(7)より出力される。従ってこの場合
には2段目および3段目の増幅器(2)および(31の
動作状態に影響されずに1段目の増幅器(11の入出力
整合の調整を行うことが可能になる。
前記1段目の増幅器(1)の単体調整の場合と同様に、
第1から第4までの分岐部での線路の接続状態を変更す
ることにより、2段゛目および3段目の増幅器(2:、
(3)の単体調整を行うことができる。2段目の増幅器
(2)の単体調整を行う際の線路の接続状態を第6図に
、また3段目の増幅器(3)の場合を第7図に示す。さ
らに同様に分岐部での線路の接続状態を変えることによ
って、1段目の増幅器(1)と2段目の増幅器(2)を
接続した際の整合状態の調整環、複数の増幅器を接続し
た際の整合状態の調整を行うことも可能である。
第1から第4までの分岐部での線路の接続状態を変更す
ることにより、2段゛目および3段目の増幅器(2:、
(3)の単体調整を行うことができる。2段目の増幅器
(2)の単体調整を行う際の線路の接続状態を第6図に
、また3段目の増幅器(3)の場合を第7図に示す。さ
らに同様に分岐部での線路の接続状態を変えることによ
って、1段目の増幅器(1)と2段目の増幅器(2)を
接続した際の整合状態の調整環、複数の増幅器を接続し
た際の整合状態の調整を行うことも可能である。
なお、ここでは能動素子としてFETを用いたが、バイ
ポーラトランジスタを用いても同様の効果が得られる。
ポーラトランジスタを用いても同様の効果が得られる。
この発明は以上で説明したとおり、高周波多段増幅器に
おいて股間にマイクロストリップ線路の分岐部を設け、
各単体増幅器に並列な設けられたマイクロストリップ線
路に切り換え接続し、不要な単位増幅器をバイパスする
ことによって、特定の単位増幅器の入出力整合を調整で
きるので、すべての単位増幅器の帯域特性をそろえるこ
とができるという効果がある。
おいて股間にマイクロストリップ線路の分岐部を設け、
各単体増幅器に並列な設けられたマイクロストリップ線
路に切り換え接続し、不要な単位増幅器をバイパスする
ことによって、特定の単位増幅器の入出力整合を調整で
きるので、すべての単位増幅器の帯域特性をそろえるこ
とができるという効果がある。
第1図にこの発明による高周波多段増幅器の一実施例を
示す構成図、第2図、第3図および第4図はそれぞれ第
1図の中の分岐部の拡大図、第5図、第6図、第7図は
単位増幅器を単体で調整する場合の線路の接続状態を示
す図、第8図に従来の多段増幅器の構成図である。 図中、(1)は1段目の増幅器、(21は2段目の増幅
器、(3)は3段目の増幅器であり、(1a)、 (2
a) 、 (3a)はFET、 (1b)、 (2b)
、 (3b)はゲート端子、 (1c)。 (2c)、 (5e)はドレイン端子、 (1d)、
(2d)、 (3d)はソース端子、 (1e)、
(2e)、 (3e)は入力整合回路、 (1f)(
2f)、 (5f)は出力整合回路、(4)は入力端子
、(5)は入力マイクロストリップ線路、(6)は出力
マイクロストリップ線路、(7)は出力端子、(8)は
第1のマイクロストリップ線路、(9)は第2のマイク
ロストリップ線路、 Q[lは第3のマイクロストリッ
プ線路。 αυは第1の分岐部、t13は第2の分岐部、α3は第
3の分岐部、α41は第4の分岐部である。 なお、同一符号は同一または相当部分を示す。
示す構成図、第2図、第3図および第4図はそれぞれ第
1図の中の分岐部の拡大図、第5図、第6図、第7図は
単位増幅器を単体で調整する場合の線路の接続状態を示
す図、第8図に従来の多段増幅器の構成図である。 図中、(1)は1段目の増幅器、(21は2段目の増幅
器、(3)は3段目の増幅器であり、(1a)、 (2
a) 、 (3a)はFET、 (1b)、 (2b)
、 (3b)はゲート端子、 (1c)。 (2c)、 (5e)はドレイン端子、 (1d)、
(2d)、 (3d)はソース端子、 (1e)、
(2e)、 (3e)は入力整合回路、 (1f)(
2f)、 (5f)は出力整合回路、(4)は入力端子
、(5)は入力マイクロストリップ線路、(6)は出力
マイクロストリップ線路、(7)は出力端子、(8)は
第1のマイクロストリップ線路、(9)は第2のマイク
ロストリップ線路、 Q[lは第3のマイクロストリッ
プ線路。 αυは第1の分岐部、t13は第2の分岐部、α3は第
3の分岐部、α41は第4の分岐部である。 なお、同一符号は同一または相当部分を示す。
Claims (1)
- 電界効果トランジスタと、前記電界効果トランジスタの
ゲート端子に接続する入力整合回路と、前記電界効果ト
ランジスタのドレイン端子に接続する出力整合回路とで
構成される単位増幅器が、前段の上記出力整合回路と次
段の前記入力整合回路とが接続するように縦続多段接続
されるマイクロストリップ回路で構成された高周波多段
増幅器において、各段の入力端と出力端を上記単位増幅
器を介さずに短絡するマイクロストリップ線路を各段ご
とに備えるとともに、各段の入出力端で上記単位増幅器
と上記マイクロストリップ線路のいずれにも電気的に接
続可能な分岐部を備えたことを特徴とする高周波多段増
幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22342285A JPS6282705A (ja) | 1985-10-07 | 1985-10-07 | 高周波多段増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22342285A JPS6282705A (ja) | 1985-10-07 | 1985-10-07 | 高周波多段増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6282705A true JPS6282705A (ja) | 1987-04-16 |
Family
ID=16797891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22342285A Pending JPS6282705A (ja) | 1985-10-07 | 1985-10-07 | 高周波多段増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6282705A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4910478A (en) * | 1988-06-10 | 1990-03-20 | Mitsubishi Denki Kabushiki Kaisha | Amplifier circuit and method of controlling output power thereof |
-
1985
- 1985-10-07 JP JP22342285A patent/JPS6282705A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4910478A (en) * | 1988-06-10 | 1990-03-20 | Mitsubishi Denki Kabushiki Kaisha | Amplifier circuit and method of controlling output power thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60233912A (ja) | 分布増幅器 | |
| JP2529038B2 (ja) | 高周波高効率電力増幅器 | |
| JP2513146B2 (ja) | 高効率増幅回路 | |
| JPH11251849A (ja) | 高周波電力増幅器 | |
| US5349306A (en) | Apparatus and method for high performance wide-band power amplifier monolithic microwave integrated circuits | |
| US5983089A (en) | Slotline-mounted flip chip | |
| JPH0452642B2 (ja) | ||
| JPH0870207A (ja) | インピーダンス整合回路 | |
| JPH06232659A (ja) | マイクロ波増幅器回路 | |
| JPS6349402B2 (ja) | ||
| JPS6282705A (ja) | 高周波多段増幅器 | |
| JPH03250807A (ja) | 電力合成形多段増幅器 | |
| EP0176331A2 (en) | Power divider/combiner circuit | |
| US4853564A (en) | GaAs monolithic true logarithmic amplifier | |
| JPH0366205A (ja) | 高周波トランジスタの整合回路 | |
| JP2701572B2 (ja) | 低雑音増幅器 | |
| JP2868939B2 (ja) | マイクロ波増幅器 | |
| JPH0562844B2 (ja) | ||
| JPH02119174A (ja) | 集積化高周波増幅器 | |
| JPS6086904A (ja) | 超高周波用増幅器 | |
| JPH03121606A (ja) | マイクロ波ミリ波高出力トランジスタ | |
| JPS611104A (ja) | モノリシツク集積回路多段増幅器 | |
| JPH0817291B2 (ja) | マイクロ波回路 | |
| JPH03195205A (ja) | 高効率半導体増幅器 | |
| JPH06152279A (ja) | 送信電力増幅器 |