JPS6282779A - image special effects equipment - Google Patents
image special effects equipmentInfo
- Publication number
- JPS6282779A JPS6282779A JP60223030A JP22303085A JPS6282779A JP S6282779 A JPS6282779 A JP S6282779A JP 60223030 A JP60223030 A JP 60223030A JP 22303085 A JP22303085 A JP 22303085A JP S6282779 A JPS6282779 A JP S6282779A
- Authority
- JP
- Japan
- Prior art keywords
- address
- image
- memory
- read
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Studio Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、例えばテレビジョン信号に縮小などの特殊効
果を与え、同一画面上に同時に複数の縮小画像を動画の
まま得ることが出来る画像特殊効果装置に関するもので
ある。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention provides an image special effect device that can give special effects such as reduction to a television signal, and can simultaneously obtain multiple reduced images as moving images on the same screen. It is related to.
従来の技術
従来この種の画像特殊効果装置として、A/D変換され
たディジタル信号を、書込みアドレスを制御し画素を間
引いて1フレ一ム分の容量を持つ画像メモリに書込むこ
とにより入力画像を縮小し、そのメモリを読出すとき読
出しアドレスを水平方向、垂直方向に鋸波状に制御する
ことにより入力画像(入力映像信号)を複数の縮小され
た動画信号に変換するようなものが提案されている。こ
のような原理に基づく画像特殊効果装置として第7図に
示す構成のものが考えられる。同図で第8図に示される
入力画像はA/D変換器1でディジタル化され書込みア
ドレス発生回路3により1フレ一ム分の容量を持つ画像
メモリ2に画素が間引かれて第9図に示すように縮小さ
れた画像に変換される。BACKGROUND OF THE INVENTION Conventionally, this type of image special effects device processes an input image by controlling a write address, thinning out pixels, and writing an A/D-converted digital signal into an image memory having a capacity for one frame. A method has been proposed in which the input image (input video signal) is converted into multiple reduced video signals by reducing the size of the input image (input video signal) and controlling the readout address horizontally and vertically in a sawtooth waveform when reading the memory. ing. A conceivable image special effect device based on such a principle is the configuration shown in FIG. 7. In the figure, the input image shown in FIG. 8 is digitized by the A/D converter 1, and the pixels are thinned out by the write address generation circuit 3 into the image memory 2 having a capacity for one frame, as shown in FIG. The image is converted to a reduced image as shown in .
更に読出しアドレス制御回路4は第12図に示すような
鋸歯状の読出しアドレスを発生し、その読出しアドレス
により入力画像を画像メモリ2から読出すことによって
第8図のような縮小画像を得る。Further, the read address control circuit 4 generates a sawtooth read address as shown in FIG. 12, and reads the input image from the image memory 2 using the read address to obtain a reduced image as shown in FIG. 8.
とのように上記従来の画像特殊効果装置でも書込みアド
レス制御回路が入力画像を縮小し、読出しアドレス制御
回路が鋸歯状に読出しアドレスを発生することにより、
−画面上に入力画像を動画のまま複数個表示することが
できる。As shown in the above conventional image special effects device, the write address control circuit reduces the input image, and the read address control circuit generates read addresses in a sawtooth pattern.
- It is possible to display multiple input images as moving images on the screen.
発明が解決しようとする問題点
しかしながら、上記従来の画像特殊効実装置では、鋸歯
状波の周期と振幅を変化することによシ、−画面上に表
示する入力画像の数を制御するため、同一形状の画像だ
けであり、入力画像を色々な形、例えば球や円筒などに
張りつけ、それらを−画面上に同時に動画のまま表示す
ることができないという問題があった。本発明はこのよ
うな従来の問題を解決するもので69、入力画像を色々
な形、例えば球や円筒、円錐などに張りつけ、それを同
一画面上に複数個動画のまま表示することのできる優れ
た画像特殊効実装置を提供することを目的とするもので
ある。Problems to be Solved by the Invention However, in the conventional image special effects device described above, the number of input images to be displayed on the screen is controlled by changing the period and amplitude of the sawtooth wave. There is a problem that only images of the same shape can be pasted onto various shapes, such as a sphere or cylinder, and that it is not possible to simultaneously display them as moving images on the screen. The present invention solves these conventional problems.69 It has the advantage of being able to paste input images into various shapes, such as spheres, cylinders, and cones, and display multiple images as moving images on the same screen. The object of the present invention is to provide an image special effects device with a high level of image quality.
問題点を解決するための手段
本発明は、上記問題点を解決するために入力画像を球、
円筒などの色々な形状に張りつける読出しアドレス発生
回路と、そのアドレスを格納するアドレスメモリとアド
レスメモリを制御するアドレスメモリ制御回路とディジ
タル化された入力画像を記憶する画像メモリを備えるよ
うに構成したものである。Means for Solving the Problems The present invention solves the above problems by converting the input image into a sphere,
A device configured to include a read address generation circuit that can be attached to various shapes such as a cylinder, an address memory that stores the address, an address memory control circuit that controls the address memory, and an image memory that stores digitized input images. It is.
作用
本発明は上記のように構成することによシ、入力画像を
色々な形に張シつけ、それを−画面上に複数に入力画像
が動画のまま表示することができる効果を得るものであ
る。By configuring the invention as described above, the present invention achieves the effect that the input image can be stretched into various shapes and displayed as a moving image on a plurality of screens. be.
実施例
第1図は本発明の一実施例の構成を示すものであり、1
はA/D変換器、2は画像メモリ、5はD/A変換器、
6は書込みアドレス発生回路、7はアドレスメモリ、7
a〜7cはアドレスメモリ1〜3.8はアドレスメモリ
制御回路、9は読出しアドレス発生回路、10.11は
それぞれ第1、第2の切換スイッチである。ここで、入
力画像(入力映像信号)はA/D変換器1によりディジ
タル信号に変換され書込みアドレス発生回路6に従って
順番に画像メモリ2に書込まれる。読出しアドレス発生
回路9は入力画像を色々な形状、例えば球に張りつけた
ときの画像メモリ2の読出しアドレスを発生し、発生さ
れたアドレスはライトサイクルにあるアドレスメモリに
書込まれる。同時に、前フイールド時にライトサイクル
であったアドレスメモリ7をリードサイクルとして読出
し、書込まれていたアドレスに従って画像メモリ2から
入力画像を読出す。また前フイールド時に読出しサイク
ルだったアドレスメモリ7は、次のサイクルに備えてク
リアサイクルとなりクリアされる。2のように3枚のア
ドレスメモリ7a〜7cはライト、リード、クリアサイ
クルを順にくり返す。アドレスメモリ制御回路8を操作
することによりアドレスメモリ7のクリアサイクルを止
めて2枚のアドレスメモリでリードサイクルとライトサ
イクルをくり返すこともできる。画像メモリ2に書込ま
れた映像データはアドレスメモリ7から読出されたアド
レスにより読出されD/A変換器5によってアナログの
映像信号に変換され出力されるように構成されている。Embodiment FIG. 1 shows the configuration of an embodiment of the present invention.
is an A/D converter, 2 is an image memory, 5 is a D/A converter,
6 is a write address generation circuit, 7 is an address memory, 7
Address memories 1 to 3.8 are address memory control circuits, 9 is a read address generation circuit, and 10.11 is a first and second changeover switch, respectively. Here, an input image (input video signal) is converted into a digital signal by an A/D converter 1 and sequentially written into an image memory 2 according to a write address generation circuit 6. A read address generation circuit 9 generates read addresses for the image memory 2 when an input image is pasted in various shapes, such as a sphere, and the generated addresses are written to the address memory in the write cycle. At the same time, the address memory 7 which was in the write cycle at the time of the previous field is read out as a read cycle, and the input image is read out from the image memory 2 according to the written address. Further, the address memory 7 which was in the read cycle during the previous field is cleared in the clear cycle in preparation for the next cycle. 2, the three address memories 7a to 7c repeat write, read, and clear cycles in order. By operating the address memory control circuit 8, it is also possible to stop the clear cycle of the address memory 7 and repeat the read cycle and write cycle with the two address memories. The video data written in the image memory 2 is read out according to the address read out from the address memory 7, is converted into an analog video signal by the D/A converter 5, and is output.
次に上記実施例の動作について説明する。入力画像はA
/D変換変換器上りディジタル化され書込みアドレス発
生回路6により順番に画像メモリ2に書込まれる。次に
、読出しアドレス発生回路9は第2図のように入力画像
を例えば球に張りつけたときの画像メモリ2に対する読
出しアドレスを発生し、3枚のアドレスメモリ73〜7
cのうちライトサイクルにあるアドレスメモリの球の存
在する位置に読出しアドレスを書込む。通常3枚のアド
レスメモリ7a〜7cは、アドレスメモリ制御回路8に
より第3図のようにフィールド毎にライトサイクル、リ
ードサイクル、クリアサイクルをくり返している。その
ために読出しアドレス発生回路9で発生された形状の読
出しアドレスは、演算されるのに1フイールドの時間を
使用するので結果的にアドレスメモリ7に1つの形状し
かメモリされない。しかし、メモリアドレス制御回路8
を操作し、第4図のようにクリアサイクルを止め2枚の
アドレスメモリ7により切換スイッチ10゜11、を介
してライトサイクルとリードサイクルを交互に行うと、
あるフィールドで第2図で示された球の読出しアドレス
をアドレスメモリ7に書込んだままフィールドで例えば
第5図のように読出しアドレス発生回路9が発生した別
の形状である入力画像を円筒に張りつけたときの読出し
アドレスを読出したアドレス発生回路9により発生し、
アドレスメモリ7にクリアを行わないで重ね書きするこ
とができる。リードサイクルにあるアドレスメモリ7は
アドレスメモリ制御回路8により順番に読出され、読出
されたアドレスに従って画像メモリ2から入力画像を読
出し、D/A変換器5によってアナログ画像に変換され
出力画像12を得る。Next, the operation of the above embodiment will be explained. The input image is A
/D conversion converter upstream is digitized and sequentially written into the image memory 2 by the write address generation circuit 6. Next, the read address generation circuit 9 generates a read address for the image memory 2 when the input image is pasted on a sphere, for example, as shown in FIG.
The read address is written to the position of the address memory sphere in the write cycle in c. Normally, the three address memories 7a to 7c are subjected to a write cycle, a read cycle, and a clear cycle repeatedly for each field by the address memory control circuit 8 as shown in FIG. For this reason, the read address of the shape generated by the read address generation circuit 9 uses the time of one field to be calculated, so that only one shape of the shape is stored in the address memory 7 as a result. However, the memory address control circuit 8
When the clear cycle is stopped and the write cycle and read cycle are performed alternately via the changeover switches 10 and 11 using the two address memories 7 as shown in FIG.
In a certain field, while the readout address of the sphere shown in FIG. 2 is written in the address memory 7, in the field, for example, as shown in FIG. Generated by the address generation circuit 9 that read the read address when pasted,
It is possible to overwrite the address memory 7 without clearing it. The address memory 7 in the read cycle is sequentially read by the address memory control circuit 8, and the input image is read from the image memory 2 according to the read address, and is converted into an analog image by the D/A converter 5 to obtain the output image 12. .
本発明は上記実施例により示した構成により次のような
作用を有する。すなわちディジタル化された入力画像は
、順番に画像メモリ7a〜7cに書込まれ、次に、読出
しアドレス発生回路6が入力画像を例えば球や円筒に張
りつけたときに対応する画像メモリ2の読出しアドレス
を発生し、その読出しアドレスを張シつけた物体を表示
する位置のアドレスメモリ7に書込み、アドレスメモリ
7を順番に読出し所定の位置に書込まれていたアドレス
に従って画像メモリ2を読出すことにより入力画像が球
や円筒に張9ついているような画像を得る。ここで、ア
ドレスメモリ制御回路8を操作し、アドレスメモリ7の
クリアサイクルを止めアドレスメモリ制御回路8が発生
した別の形状の読出しアドレスをアドレスメモリ7の別
の位置に書込み、次に、アドレスメモリ7を順番に読出
し、読出されたアドレスにより画像メモリ2を読出すこ
とによって入力画像が動画のまま複数の異種形状に張り
ついた画像を得ることができる。The present invention has the following effects due to the configuration shown in the above embodiments. That is, the digitized input images are sequentially written into the image memories 7a to 7c, and then, when the read address generation circuit 6 pastes the input image on, for example, a sphere or cylinder, the read address of the image memory 2 corresponding to the input image is written to the image memories 7a to 7c. , write the read address in the address memory 7 at the position where the pasted object is to be displayed, read out the address memory 7 in order, and read out the image memory 2 according to the address written in the predetermined position. To obtain an image in which the input image appears to be attached to a sphere or cylinder. Here, the address memory control circuit 8 is operated to stop the clear cycle of the address memory 7, and the address memory control circuit 8 writes the generated read address of another shape to another location of the address memory 7. 7 in order and reading the image memory 2 according to the read addresses, it is possible to obtain an image in which the input image is stuck to a plurality of different shapes while remaining as a moving image.
発明の効果
本発明は上記のような構成であり、1つの画面上に任意
の形状に動画の″11入力画像を張りつけた画像を任意
の位置にいくつでも後書き優先で表示することができ、
特殊効実装置の機能を大巾に拡大できる利点を有するも
のである。Effects of the Invention The present invention has the above-described configuration, and can display any number of images in which ``11 input images of a moving image are pasted in an arbitrary shape on one screen at an arbitrary position with priority given to postscript.
This has the advantage that the functions of the special effects device can be greatly expanded.
第1図は本発明の一実施例における特殊効実装置のブロ
ック図、第2図は入力画像を球に張りつけたときのアド
レスメモリのイメージ図、第3図は通常のアドレスメモ
リのタイミングチャート、第4図は本発明の効果を得る
ときのアドレスメモリのタイミングチャート、第5図は
入力画像を円筒に張りつけたときのアドレスメモリのイ
メージ図、第6図は本発明によシ得られた出力画像の一
レスを制御し、入力画像を縮小し、画像メモリに書込ん
だ図、第10図は読出しアドレスを制御し縮小した入力
画像を1画面に4つ表示した図、第11図は通常の読出
しアドレスと時間の関係を示したグラフ、第12図は第
10図の出力画像を得るときの読出しアドレスと時間の
関係を示したグラフである。
1・・・・・・A/D変換器、2・・・・画像メモリ、
5・・・・・・D/A変換器、7・・・・・・アドレス
メモリ、8・・・・・・アドレスメモリ制御回路、9・
・・・・読出しアドレス発生回路、10.11・・・・
・・切換スイッチ。
代理人の氏名 弁理士 中尾敏男ほか1名h51F>。
ε、)2 図
了ドμメtソ
第3図
第4図
第5図 第6図Fig. 1 is a block diagram of a special effects device according to an embodiment of the present invention, Fig. 2 is an image diagram of an address memory when an input image is pasted on a sphere, Fig. 3 is a timing chart of a normal address memory, and Fig. 3 is a timing chart of a normal address memory. Figure 4 is a timing chart of the address memory when obtaining the effects of the present invention, Figure 5 is an image diagram of the address memory when an input image is pasted on a cylinder, and Figure 6 is a diagram of the output image obtained by the present invention. Figure 10 is a diagram showing four input images reduced on one screen by controlling the read address, Figure 11 is normal readout. Graph showing the relationship between address and time. FIG. 12 is a graph showing the relationship between read address and time when obtaining the output image of FIG. 10. 1...A/D converter, 2...image memory,
5...D/A converter, 7...Address memory, 8...Address memory control circuit, 9.
...Read address generation circuit, 10.11...
...Choice switch. Name of agent: Patent attorney Toshio Nakao and one other person h51F>. ε, ) 2 Figure 3 Figure 4 Figure 5 Figure 6
Claims (1)
出してD/A変換し画像信号を得るに際して、アドレス
発生回路により前記メモリに入力画像を順番に書込み、
アドレス発生回路によりメモリの読出しに必要なアドレ
スを発生させ、得られた読出しアドレスをアドレスメモ
リに格納すると共に、アドレスメモリ制御回路によりア
ドレスメモリを制御するようにした画像特殊効果装置。After A/D converting the input image, writing it to the memory, reading it and D/A converting it to obtain an image signal, sequentially writing the input image to the memory by an address generation circuit,
An image special effects device in which an address generating circuit generates an address necessary for reading a memory, the obtained read address is stored in an address memory, and the address memory is controlled by an address memory control circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60223030A JPS6282779A (en) | 1985-10-07 | 1985-10-07 | image special effects equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60223030A JPS6282779A (en) | 1985-10-07 | 1985-10-07 | image special effects equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6282779A true JPS6282779A (en) | 1987-04-16 |
| JPH0562866B2 JPH0562866B2 (en) | 1993-09-09 |
Family
ID=16791741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60223030A Granted JPS6282779A (en) | 1985-10-07 | 1985-10-07 | image special effects equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6282779A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0232286U (en) * | 1988-08-22 | 1990-02-28 |
-
1985
- 1985-10-07 JP JP60223030A patent/JPS6282779A/en active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0232286U (en) * | 1988-08-22 | 1990-02-28 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0562866B2 (en) | 1993-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0681304B2 (en) | Method converter | |
| US4951143A (en) | Memory configuration for unsynchronized input and output data streams | |
| JPS6042943B2 (en) | display device | |
| JPS613194A (en) | Image display | |
| JPS6282779A (en) | image special effects equipment | |
| JP2853743B2 (en) | Video printer | |
| JPH0332336Y2 (en) | ||
| JP2989193B2 (en) | Image memory interleaved input / output circuit | |
| JPS6343950B2 (en) | ||
| JP2653937B2 (en) | Image processing device | |
| JP2918049B2 (en) | Storage method for picture-in-picture | |
| JP2548018B2 (en) | Double speed converter | |
| JPS6211380A (en) | Converting method for picture signal | |
| JPH0126226B2 (en) | ||
| JPH0370288A (en) | Scan converter | |
| JPS595276A (en) | Signal conversion system for computer image | |
| JPS62229286A (en) | Image display controller | |
| JPH08107524A (en) | Data converting device | |
| JPH0832874A (en) | 4-screen display | |
| JPS5995589A (en) | Crt display | |
| JPH03120984A (en) | High definition television display device | |
| JPH03216691A (en) | Moving image and still image display controller | |
| JPH06303530A (en) | Solid-state image pickup device | |
| JPH02226971A (en) | Video signal processing circuit | |
| JPH04282482A (en) | Displaying device of radar signal |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |