JPH0562866B2 - - Google Patents
Info
- Publication number
- JPH0562866B2 JPH0562866B2 JP60223030A JP22303085A JPH0562866B2 JP H0562866 B2 JPH0562866 B2 JP H0562866B2 JP 60223030 A JP60223030 A JP 60223030A JP 22303085 A JP22303085 A JP 22303085A JP H0562866 B2 JPH0562866 B2 JP H0562866B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- image
- memory
- read
- cycle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Studio Circuits (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、例えばテレビジヨン信号に縮小など
の特殊効果を与え、同一画面上に同時に複数の縮
小画像を動画のまま得ることが出来る画像特殊効
果装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention provides an image special effects device that can give a special effect such as reduction to a television signal, and can simultaneously obtain multiple reduced images as moving images on the same screen. It is related to.
従来の技術
従来この種の画像特殊効果装置として、A/D
変換されたデジタル信号を、書込みアドレスを制
御し画素を間引いて1フレーム分の容量を持つ画
像メモリに書込むことにより入力画像を縮小し、
そのメモリを読出すとき読出しアドレスを水平方
向、垂直方向に鋸波状に制御することにより入力
画像(入力映像信号)を複数の縮小された動画信
号に変換するようなものが提案されている。この
ような原理に基づく画像特殊効果装置として第7
図に示す構成のものが考えられる。同図で第8図
に示される入力画像はA/D変換器1でデイジタ
ル化され書込みアドレス発生回路3により1フレ
ーム分の容量を持つ画像メモリ2に画素が間引か
れて第9図に示すように縮小された画像に変換さ
れる。Conventional technology Conventionally, as this type of image special effect device, A/D
The input image is reduced by controlling the write address, thinning out pixels, and writing the converted digital signal into an image memory with a capacity for one frame.
A method has been proposed in which an input image (input video signal) is converted into a plurality of reduced moving image signals by controlling the read address in a sawtooth waveform in the horizontal and vertical directions when reading the memory. The seventh image special effects device based on this principle
The configuration shown in the figure can be considered. In the figure, the input image shown in FIG. 8 is digitized by the A/D converter 1, and the pixels are thinned out by the write address generation circuit 3 into the image memory 2 having a capacity for one frame, as shown in FIG. It is converted into an image reduced in size.
更に読出しアドレス発生回路4は第12図に示
すような鋸歯状の読出しアドレスを発生し、その
読出しアドレスにより入力画像を画像メモリ2か
ら読出すことによつて第8図のような縮小画像を
得る。 Further, the read address generation circuit 4 generates a sawtooth read address as shown in FIG. 12, and by reading the input image from the image memory 2 using the read address, a reduced image as shown in FIG. 8 is obtained. .
このように上記従来の画像特殊効果装置でも書
込みアドレス制御回路が入力画像を縮小し、読出
しアドレス制御回路が鋸歯状に読出しアドレスを
発生することにより、一画面上に入力画像を動画
のまま複数個表示することができる。 In this way, even in the above-mentioned conventional image special effects device, the write address control circuit reduces the input image, and the read address control circuit generates read addresses in a sawtooth pattern, so that multiple input images can be displayed as moving images on one screen. can be displayed.
発明が解決しようとする問題点
しかしながら、上記従来の画像特殊効果装置で
は、鋸歯状波の周期と振幅を変化すことにより、
一画面上に表示する入力画像の数を制御するた
め、同一形状の画像だけであり、入力画像を色々
な形、例えば球や円筒などに張りつけ、それらを
一画面上に同時に動画のまま表示することができ
ないという問題があつた。本発明はこのような従
来の問題を解決するものであり、入力画像を色々
な形、例えば球や円筒、円錐などに張りつけ、そ
れを同一画面上に複数個動画のまま表示すること
のできる優れた画像特殊効果装置を提供すること
を目的とするものである。Problems to be Solved by the Invention However, in the conventional image special effects device described above, by changing the period and amplitude of the sawtooth wave,
In order to control the number of input images displayed on one screen, only images of the same shape are pasted onto various shapes, such as spheres and cylinders, and they are displayed simultaneously on one screen as a video. I had a problem that I couldn't do it. The present invention solves these conventional problems, and has the advantage of being able to paste input images into various shapes, such as spheres, cylinders, and cones, and display multiple images on the same screen as moving images. The object of the present invention is to provide an image special effects device that provides a special image effect.
問題点を解決するための手段
本発明は、上記問題点を解決するために入力画
像を球、円筒などの色々な形状に張りつける読出
しアドレス発生回路と、そのアドレスを格納する
アドレスメモリとアドレスメモリを制御するアド
レスメモリ制御回路とデイジタル化された入力画
像を記憶する画像メモリを備えるように構成した
ものである。Means for Solving the Problems In order to solve the above problems, the present invention provides a read address generation circuit for pasting input images onto various shapes such as a sphere and a cylinder, an address memory for storing the addresses, and an address memory. The apparatus is configured to include an address memory control circuit for controlling the image data, and an image memory for storing digitized input images.
作 用
本発明は上記のように構成することにより、入
力画像を色々な形に張りつけ、それを一画面上に
複数に入力画像が動画のまま表示することができ
る効果を得るものである。Effects By configuring the present invention as described above, it is possible to paste input images into various shapes and display the input images as moving images in a plurality of shapes on one screen.
実施例
第1図は本発明の一実施例の構成を示すもので
あり、1はA/D変換器、2は画像メモリ、5は
D/A変換器、6は書込みアドレス発生回路、7
はアドレスメモリ、7a〜7cはアドレスメモリ1
〜3,8はアドレスメモリ制御回路、9は読出し
アドレス発生回路、10,11はそれぞれ第1、
第2の切換スイツチである。ここで、入力画像
(入力映像信号)はA/D変換器1によりデイジ
タル信号に変換され書込みアドレス発生回路6に
従つて順番に画像メモリ2に書込まれる。読出し
アドレス発生回路9は入力画像を色々な形状、例
えば球に張りつけたときの画像メモリ2の読出し
アドレスを発生し、発生されたアドレスは、ライ
トサイクルにあるアドレスメモリに書込まれる。
同時に、前フイールド時にライトサイクルであつ
たアドレスメモリ7をリードサイクルとして読出
し、書込まれていたアドレスに従つて画像メモリ
2から入力画像を読出す。また前フイールド時に
読出しサイクルだつたアドレスメモリ7は、次の
サイクルに備えてクリアサイクルとなりクリアさ
れる。このように3枚のアドレスメモリ7a〜7c
はライト、リード、クリアサイクルを順にくり返
す。アドレスメモリ制御回路8を操作することに
よりアドレスメモリ7のクリアサイクルを止めて
2枚のアドレスメモリでリードサイクルとライト
サイクルをくり返すこともできる。画像メモリ2
に書込まれた映像データはアドレスメモリ7から
読出されたアドレスにより読出されD/A変換器
5によつてアナログの映像信号に変換され出力さ
れるように構成されている。Embodiment FIG. 1 shows the configuration of an embodiment of the present invention, in which 1 is an A/D converter, 2 is an image memory, 5 is a D/A converter, 6 is a write address generation circuit, and 7 is an A/D converter.
is address memory, 7 a to 7 c is address memory 1
-3 and 8 are address memory control circuits, 9 is a read address generation circuit, and 10 and 11 are first and second address memory control circuits, respectively.
This is the second changeover switch. Here, the input image (input video signal) is converted into a digital signal by the A/D converter 1 and sequentially written into the image memory 2 according to the write address generation circuit 6. A read address generation circuit 9 generates read addresses for the image memory 2 when an input image is pasted in various shapes, such as a sphere, and the generated addresses are written to the address memory in the write cycle.
At the same time, the address memory 7 which was in the write cycle at the time of the previous field is read out as a read cycle, and the input image is read out from the image memory 2 according to the written address. Further, the address memory 7, which was in a read cycle during the previous field, is cleared in a clear cycle in preparation for the next cycle. In this way, three address memories 7 a to 7 c
repeats write, read, and clear cycles in order. By operating the address memory control circuit 8, it is also possible to stop the clear cycle of the address memory 7 and repeat the read cycle and write cycle with the two address memories. Image memory 2
The video data written in is read out from the address memory 7 according to the address read out, and is converted into an analog video signal by the D/A converter 5 and output.
次に上記実施例の動作について説明する。入力
画像はA/D変換器1によりデイジタル化され書
込みアドレス発生回路6により順番に画像メモリ
2に書込まれる。次に、読出しアドレス発生回路
9は第2図のように入力画像を例えば球に張りつ
けたときの画像メモリ2に対する読出しアドレス
を発生し、3枚のアドレスメモリ7a〜7cのうち
ライトサイクルにあるアドレスメモリの球の存在
する位置に読出しアドレスを書込む。通常3枚の
アドレスメモリ7a〜7cは、アドレスメモリ制御
回路8により第3図のようにフイールド毎にライ
トサイクル、リードサイクル、クリアサイクルを
くり返している。そのために読出しアドレス発生
回路9で発生された形状の読出しアドレスは、演
算されるのに1フイールドの時間を使用するので
結果的にアドレスメモリ7に1つの形状しかメモ
リされない。しかし、メモリアドレス制御回路8
を操作し、第4図のようにクリアサイクルを止め
2枚のアドレスメモリ7により切換スイツチ1
0,11、を介してライトサイクルとリードサイ
クルを交互に行うと、あるフイールドで第2図で
示された球の読出しアドレスをアドレスメモリ7
に書込んだままフイールドで例えば第5図のよう
に読出しアドレス発生回路9が発生した別の形状
である入力画像を円筒に張りつけたときの読出し
アドレスを読出したアドレス発生回路9により発
生し、アドレスメモリ7にクリアを行わないで重
ね書きすることができる。リードサイクルにある
アドレスメモリ7はアドレスメモリ制御回路8に
より順番に読出され、読出されたアドレスに従つ
て画像メモリ2から入力画像を読出し、D/A変
換器5によつてアナログ画像に変換され出力画像
12を得る。 Next, the operation of the above embodiment will be explained. The input image is digitized by the A/D converter 1 and sequentially written into the image memory 2 by the write address generation circuit 6. Next, the read address generation circuit 9 generates a read address for the image memory 2 when the input image is pasted on a sphere, for example , as shown in FIG . A read address is written in a certain address memory at a position where a sphere exists. Normally, the three address memories 7a to 7c are subjected to a write cycle, a read cycle, and a clear cycle for each field by an address memory control circuit 8, as shown in FIG. For this reason, the read address of the shape generated by the read address generation circuit 9 uses the time of one field to be calculated, so that only one shape of the shape is stored in the address memory 7 as a result. However, the memory address control circuit 8
As shown in Figure 4, the clear cycle is stopped and the changeover switch 1 is turned on using the two address memories 7.
When a write cycle and a read cycle are performed alternately through 0, 11, the read address of the ball shown in FIG.
For example, as shown in FIG. 5, the read address generation circuit 9 generates the read address when the input image, which is a different shape, is pasted on the cylinder. It is possible to overwrite the memory 7 without clearing it. The address memory 7 in the read cycle is sequentially read out by the address memory control circuit 8, and the input image is read out from the image memory 2 according to the read address, and is converted into an analog image by the D/A converter 5 and output. Image 12 is obtained.
本発明は上記実施例により示した構成により次
のような作用を有する。すなわちデイジタル化さ
れた入力画像は、順番に画像メモリ7a〜7cに書
込まれ、次に、アドレス発生回路6が入力画像を
例えば球や円筒に張りつけたときに対応する画像
メモリ2の読出しアドレスを発生し、その読出し
アドレスを張りつけた物体を表示する位置のアド
レスメモリ7に書込み、アドレスメモリ7を順番
に読出し所定の位置に書込まれていたアドレスに
従つて画像メモリ2を読出すことにより入力画像
が球や円筒に張りついているような画像を得る。
ここで、アドレスメモリ制御回路8を操作し、ア
ドレスメモリ7のクリアサイクルを止めアドレス
メモリ制御回路8が発生した別の形状の読出しア
ドレスをアドレスメモリ7の別の位置に書込み、
次に、アドレスメモリ7を順番に読出し、読出さ
れたアドレスにより画像メモリ2を読出すことに
よつて入力画像が動画のまま複数の異種形状に張
りついた画像を得ることができる。 The present invention has the following effects due to the configuration shown in the above embodiments. That is, the digitized input images are sequentially written into the image memories 7 a to 7 c , and then when the address generation circuit 6 pastes the input images on, for example, a sphere or a cylinder, the corresponding image memories 2 are read out. Generate an address, write the read address in the address memory 7 at a position to display the attached object, read out the address memory 7 in order, and read out the image memory 2 according to the address written in the predetermined position. By doing this, we obtain an image that looks like the input image is stuck to a sphere or cylinder.
Here, the address memory control circuit 8 is operated to stop the clear cycle of the address memory 7, and the address memory control circuit 8 writes the generated read address of a different shape to another location of the address memory 7.
Next, by sequentially reading the address memory 7 and reading the image memory 2 using the read addresses, it is possible to obtain an image in which the input image is stuck to a plurality of different shapes as a moving image.
発明の効果
本発明は上記のような構成であり、1つの画面
上に任意の形状に動画のまま入力画像を張りつけ
た画像を任意の位置にいくつでも後書き優先で表
示することができ、特殊効果装置の機能を大巾に
拡大できる利点を有するものである。Effects of the Invention The present invention has the above-mentioned configuration, and can display any number of images with postscript priority in any desired position on one screen, with input images pasted as moving images in any shape, and special effects. This has the advantage that the functions of the device can be greatly expanded.
第1図は本発明の一実施例における特殊効果装
置のブロツク図、第2図は入力画像を球に張りつ
けたときのアドレスメモリのイメージ図、第3図
は通常のアドレスメモリのタイミングチヤート、
第4図は本発明の効果を得るときのアドレスメモ
リのタイミングチヤート、第5図は入力画像を円
筒に張りつけたときのアドレスメモリのイメージ
図、第6図は本発明により得られた出力画像の一
例の説明図、第7図は従来の特殊効果装置のブロ
ツク図、第8図は入力画像を示す図、第9図は書
込みアドレスを制御し、入力画像を縮小し、画像
メモリに書込んだ図、第10図は読出しアドレス
を制御し縮小した入力画像を1画面に4つ表示し
た図、第11図は通常の読出しアドレスと時間の
関係を示したグラフ、第12図は第10図の出力
画像を得るときの読出しアドレスと時間の関係を
示したグラフである。
1…A/D変換器、2…画像メモリ、5…D/
A変換器、7…アドレスメモリ、8…アドレスメ
モリ制御回路、9…読出しアドレス発生回路、1
0,11…切換スイツチ。
FIG. 1 is a block diagram of a special effects device according to an embodiment of the present invention, FIG. 2 is an image diagram of an address memory when an input image is pasted on a sphere, and FIG. 3 is a timing chart of a normal address memory.
Figure 4 is a timing chart of the address memory when obtaining the effects of the present invention, Figure 5 is an image diagram of the address memory when an input image is pasted on a cylinder, and Figure 6 is an example of an output image obtained by the present invention. 7 is a block diagram of a conventional special effects device, FIG. 8 is a diagram showing an input image, and FIG. 9 is a diagram showing the input image reduced by controlling the write address and written to the image memory. , Figure 10 is a diagram showing four input images reduced on one screen by controlling the readout address, Figure 11 is a graph showing the relationship between normal readout address and time, and Figure 12 is the output of Figure 10. It is a graph showing the relationship between read address and time when obtaining an image. 1...A/D converter, 2...image memory, 5...D/
A converter, 7...address memory, 8...address memory control circuit, 9...read address generation circuit, 1
0, 11...Selector switch.
Claims (1)
アドレス信号によつて画像1フレーム分を記憶す
る画像メモリと、縮小された所望形状に対応する
画像1フレーム分のアドレスが記憶された読出し
アドレス発生回路と、上記アドレス発生回路の1
フイールド分のデータを、リードサイクル時に書
込み、ライトサイクル時に読出し、クリアサイク
ル時に消去する複数のアドレスメモリと、これら
アドレスメモリの各サイクルをそれぞれ指定する
アドレスメモリ制御回路とを備え、この制御回路
の指定によつて上記アドレス発生回路が発生した
所望形状のアドレスを、上記アドレスメモリのデ
ータをクリアせずに重ね書きすることにより、上
記所望形状の図形の背景を通常の動画にできるこ
とを特徴とする画像特殊効果装置。1. An image memory that stores one frame of the digitally converted input video signal in response to a write address signal, and a read address generation circuit that stores addresses for one frame of the image corresponding to the desired reduced shape. , 1 of the above address generation circuit
It is equipped with a plurality of address memories in which field data is written during a read cycle, read during a write cycle, and erased during a clear cycle, and an address memory control circuit that specifies each cycle of these address memories. By overwriting the address of the desired shape generated by the address generation circuit without clearing the data in the address memory, the background of the figure of the desired shape can be made into a normal moving image. special effects equipment.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60223030A JPS6282779A (en) | 1985-10-07 | 1985-10-07 | image special effects equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60223030A JPS6282779A (en) | 1985-10-07 | 1985-10-07 | image special effects equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6282779A JPS6282779A (en) | 1987-04-16 |
| JPH0562866B2 true JPH0562866B2 (en) | 1993-09-09 |
Family
ID=16791741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60223030A Granted JPS6282779A (en) | 1985-10-07 | 1985-10-07 | image special effects equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6282779A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0232286U (en) * | 1988-08-22 | 1990-02-28 |
-
1985
- 1985-10-07 JP JP60223030A patent/JPS6282779A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6282779A (en) | 1987-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2594424B2 (en) | Video image creation method and apparatus | |
| JPH0680476B2 (en) | Raster scan type display device | |
| JPH04504642A (en) | Recording by command recording in solid-state high-speed frame recorders | |
| KR100333420B1 (en) | Image data storage device and method | |
| JPS592905B2 (en) | display device | |
| JPS6042943B2 (en) | display device | |
| KR100315964B1 (en) | Digital camera | |
| JPS613194A (en) | Image display | |
| JP2002525639A (en) | Method and apparatus for forming afterglow tails | |
| JPS6282779A (en) | image special effects equipment | |
| JPH0361199B2 (en) | ||
| JP2853743B2 (en) | Video printer | |
| JPH0332336Y2 (en) | ||
| SU1462405A1 (en) | Device for displaying information | |
| JP2918049B2 (en) | Storage method for picture-in-picture | |
| JPH0535255A (en) | Videograph system | |
| JPS5995589A (en) | Crt display | |
| KR100188937B1 (en) | Scrolling Screen Deformer | |
| JP3119366B2 (en) | Image processing apparatus and method | |
| JPS6210392B2 (en) | ||
| JPS58218656A (en) | image display device | |
| SU1674221A1 (en) | Data display unit | |
| JP3633243B2 (en) | Radar display processing device | |
| JPH08107524A (en) | Data converter | |
| JPS5826594B2 (en) | Color image display method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |