JPS6282805A - 入力回路 - Google Patents
入力回路Info
- Publication number
- JPS6282805A JPS6282805A JP60224059A JP22405985A JPS6282805A JP S6282805 A JPS6282805 A JP S6282805A JP 60224059 A JP60224059 A JP 60224059A JP 22405985 A JP22405985 A JP 22405985A JP S6282805 A JPS6282805 A JP S6282805A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- input
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
この発明はバイポーラ集積回路の入力段に設けられ、入
力電流を低入力インピーダンスで受ける入力回路に関す
る。
力電流を低入力インピーダンスで受ける入力回路に関す
る。
従来の技術
バイポーラ集積回路では入力電流を内部に取り込む際に
、入力電流を低入力インピーダンスで受けないと誤差が
大きくなってしまう。このような場合、従来では第６図
に示すように、汎用の高入力インピーダンスの演算増幅
回路３１、例えば株式会社 東芝製の演算増幅回路ｒＴ
Ａ７５０４Ｊなどを用い、ｎｐｎトランジスタ３２によ
りこの演算増幅回路３１の出力電流を負帰還させること
によって電流入力端子３３からみた入力インピーダンス
を低下させるようにしている。なお、第６図において３
４は入力電圧源、３５は入力電圧源３４のインピーダン
スである。
、入力電流を低入力インピーダンスで受けないと誤差が
大きくなってしまう。このような場合、従来では第６図
に示すように、汎用の高入力インピーダンスの演算増幅
回路３１、例えば株式会社 東芝製の演算増幅回路ｒＴ
Ａ７５０４Ｊなどを用い、ｎｐｎトランジスタ３２によ
りこの演算増幅回路３１の出力電流を負帰還させること
によって電流入力端子３３からみた入力インピーダンス
を低下させるようにしている。なお、第６図において３
４は入力電圧源、３５は入力電圧源３４のインピーダン
スである。
発明が解決しようとする問題点
この従来回路では演算増幅回路を使用して入力インピー
ダンスを低下させるようにしているため、トランジスタ
などの素子数が３０個ないし４０個と非常に多くなり、
集積回路化した場合に専有面積が広くなり、製造価格が
高価となる欠点がある。
ダンスを低下させるようにしているため、トランジスタ
などの素子数が３０個ないし４０個と非常に多くなり、
集積回路化した場合に専有面積が広くなり、製造価格が
高価となる欠点がある。
この発明は上記のような事情を考慮してなされたもので
あり、素子数が少なく、製造価格が安価な入力回路を提
供することを目的としている。
あり、素子数が少なく、製造価格が安価な入力回路を提
供することを目的としている。
問題点を解決するための手段
第１図はこの発明に係る入力回路のブロック図である。
ｐｎｐトランジスタ１１のエミッタは入力端子１２に接
続されている。またこのトランジスタ１１のベースには
もう一つのｐｎｐトランジスタ１３のベースが接続され
ている。このトランジスタ１３のエミッタは高電位Ｖｃ
ｃに接続されており、さらにこのトランジスタ１３のベ
ース、コレクタ間は短絡されている。１４は電流入力端
子１５とＮ流出力端子１６及び１７が設けられ、入力電
流と各出力電流との比である入出力電流比が１に設定さ
れた電流ミラー回路である。この電流ミラー回路１４の
電流入力端子１５は上記トランジスタ１１のコレクタに
、一方の電流出力端子１６は上記トランジスタ１６のコ
レクタにそれぞれ接続されている。また、ρｎｐトラン
ジスタ１８のエミッタがＶｃｃに接続されており、その
ベースは上記トランジスタ１３のベースに接続され、コ
レクタには出力端子１９が設けられている。
続されている。またこのトランジスタ１１のベースには
もう一つのｐｎｐトランジスタ１３のベースが接続され
ている。このトランジスタ１３のエミッタは高電位Ｖｃ
ｃに接続されており、さらにこのトランジスタ１３のベ
ース、コレクタ間は短絡されている。１４は電流入力端
子１５とＮ流出力端子１６及び１７が設けられ、入力電
流と各出力電流との比である入出力電流比が１に設定さ
れた電流ミラー回路である。この電流ミラー回路１４の
電流入力端子１５は上記トランジスタ１１のコレクタに
、一方の電流出力端子１６は上記トランジスタ１６のコ
レクタにそれぞれ接続されている。また、ρｎｐトラン
ジスタ１８のエミッタがＶｃｃに接続されており、その
ベースは上記トランジスタ１３のベースに接続され、コ
レクタには出力端子１９が設けられている。
作用
この回路において、入力端子１２に流れ込む電流■はそ
のまま電流ミラー回路１４の電流入力端子１５に流れ込
む。従って、この電流ミラー回路１４の電流出力端子１
６からは■なる電流が出力される。この出力電流Ｉはト
ランジスタ１３に流れるため、このトランジスタ１３の
エミッタ電流もほぼＩにされる。ここでトランジスタ１
１及び１３には同じ値のエミッタ電流が流れるので、そ
れぞれのベース、エミッタ間電圧ＶＢＥは等しくなる。
のまま電流ミラー回路１４の電流入力端子１５に流れ込
む。従って、この電流ミラー回路１４の電流出力端子１
６からは■なる電流が出力される。この出力電流Ｉはト
ランジスタ１３に流れるため、このトランジスタ１３の
エミッタ電流もほぼＩにされる。ここでトランジスタ１
１及び１３には同じ値のエミッタ電流が流れるので、そ
れぞれのベース、エミッタ間電圧ＶＢＥは等しくなる。
このため、入力端子１２に供給される入力電流に対する
基準電位となるＶｃｃと入力端子１２との間のインピー
ダンス、すなわち入力端子１２からみたインピーダンス
は極めて低くされる。また、入力電流と等しい値の出力
電流はトランジスタ１８のコレクタに設けられている出
力端子１９もしくは電流ミラー回路１４の他方の電流出
力端子１７から取り出される。
基準電位となるＶｃｃと入力端子１２との間のインピー
ダンス、すなわち入力端子１２からみたインピーダンス
は極めて低くされる。また、入力電流と等しい値の出力
電流はトランジスタ１８のコレクタに設けられている出
力端子１９もしくは電流ミラー回路１４の他方の電流出
力端子１７から取り出される。
実施例
以下、図面を参照してこの発明の詳細な説明する。
第２図はこの発明の第１の実施例の回路図である。電流
ミラー回路１４は、コレクタが電流入力端子１５に接続
され、エミッタが低電位Ｖｓｓに接続されかつベース、
エミッタが短絡されたｎｐｎトランジスタ２１、コレク
タが一方の電流出力端子１６に接続され、エミッタがＶ
ｓｓに接続されかつベースが上記トランジスタ２１のベ
ースに接続されたｎｐｎトランジスタ２２及びコレクタ
が他方の電流出力端子１７に接続され、エミッタがＶｓ
ｓに接続されかつベースが上記トランジスタ２１のベー
スに接続されたｎｐｎトランジスタ２３とで構成されて
いる。さらに回路動作を開始させるためのスターターと
して、上記ｐｎｐトランジスタ１３のコレクタとＶｓｓ
との間には微少電流源２４が挿入されている。
ミラー回路１４は、コレクタが電流入力端子１５に接続
され、エミッタが低電位Ｖｓｓに接続されかつベース、
エミッタが短絡されたｎｐｎトランジスタ２１、コレク
タが一方の電流出力端子１６に接続され、エミッタがＶ
ｓｓに接続されかつベースが上記トランジスタ２１のベ
ースに接続されたｎｐｎトランジスタ２２及びコレクタ
が他方の電流出力端子１７に接続され、エミッタがＶｓ
ｓに接続されかつベースが上記トランジスタ２１のベー
スに接続されたｎｐｎトランジスタ２３とで構成されて
いる。さらに回路動作を開始させるためのスターターと
して、上記ｐｎｐトランジスタ１３のコレクタとＶｓｓ
との間には微少電流源２４が挿入されている。
この実施例回路では出力電流が出力端子１７に流れ込む
形式で得られるようにしたものであり、入力電流と出力
電流の値が等しくなるようにするため、ｐｎｐｔ−ラン
ジスタ１１と１３のエミッタ面積が等しく設定されてお
り、かつ電流ミラー回路１４を構成するｎｐｎｔ−ラン
ジスタ２１．２２及び２３のコレフタ面積が等しく設定
されている。
形式で得られるようにしたものであり、入力電流と出力
電流の値が等しくなるようにするため、ｐｎｐｔ−ラン
ジスタ１１と１３のエミッタ面積が等しく設定されてお
り、かつ電流ミラー回路１４を構成するｎｐｎｔ−ラン
ジスタ２１．２２及び２３のコレフタ面積が等しく設定
されている。
この実施例回路ではトランジスタを５側設ければよく、
従来回路に比較して素子数を大幅に削減することができ
る。これにより、集積回路化した場合に専有面積を縮小
化でき、製造価格を安価にすることができる。
従来回路に比較して素子数を大幅に削減することができ
る。これにより、集積回路化した場合に専有面積を縮小
化でき、製造価格を安価にすることができる。
第３図はこの発明の第２の実施例の回路図である。この
実施例回路において、電流ミラー回路１４は上記ｎｐｎ
トランジスタ２１及び２２とで構成されている。この実
施例回路の場合、出力電流を得るために上記ｐｎｐトラ
ンジスタ１８が設けられ、出力電流は出力端子１９から
流れ出す形式で得られるようにれでいる。そしてこの回
路の場合にも、回路動作を開始させるためのスターター
として微少電流源２４が設けられている。
実施例回路において、電流ミラー回路１４は上記ｎｐｎ
トランジスタ２１及び２２とで構成されている。この実
施例回路の場合、出力電流を得るために上記ｐｎｐトラ
ンジスタ１８が設けられ、出力電流は出力端子１９から
流れ出す形式で得られるようにれでいる。そしてこの回
路の場合にも、回路動作を開始させるためのスターター
として微少電流源２４が設けられている。
この実施例の場合にも、入力電流と出力電流の値が等し
くなるようにするため、ｎｐｎトランジスタ１１．１３
及び１８のエミッタ面積が等しく設定されており、かつ
電流ミラー回路１４を構成するｐｎｐトランジスタ２１
と２２のコレクタ面積が等しく設定されている。
くなるようにするため、ｎｐｎトランジスタ１１．１３
及び１８のエミッタ面積が等しく設定されており、かつ
電流ミラー回路１４を構成するｐｎｐトランジスタ２１
と２２のコレクタ面積が等しく設定されている。
第４図はこの発明の第３の実施例の回路図である。上記
第２図及び第３図の実施例回路では入力端子１２に供給
される入力電流が端子１２に流れ込む形式の場合であっ
たが、この実施例回路では入力端子から流れ出す入力電
流を扱うようにしたものである。このため、上記第２図
の実施例回路のｐｎｐトランジスタはｎｐｎのものに、
ｎｐｎトランジスタはｐｎｐのものにそれぞれ置き変え
られている。そこでこの第４図では第２図と対応する箇
所には第２図中の符号の末尾に英語文字のＢを付してい
る。この場合、入力端子１２Ｂに供給される入力電流は
低電位Ｖｓｓが基準になる。
第２図及び第３図の実施例回路では入力端子１２に供給
される入力電流が端子１２に流れ込む形式の場合であっ
たが、この実施例回路では入力端子から流れ出す入力電
流を扱うようにしたものである。このため、上記第２図
の実施例回路のｐｎｐトランジスタはｎｐｎのものに、
ｎｐｎトランジスタはｐｎｐのものにそれぞれ置き変え
られている。そこでこの第４図では第２図と対応する箇
所には第２図中の符号の末尾に英語文字のＢを付してい
る。この場合、入力端子１２Ｂに供給される入力電流は
低電位Ｖｓｓが基準になる。
第５図はこの発明の第４の実施例の回路図である。上記
各実施例回路、例えば第２図回路において、電流ミラー
回路１４の入出力′Ｒ流値が等しいとして説明した。と
ころが、トランジスタ２１．２２及び２３のベースには
電流ミラー回路１４の入力端子１５に供給されたされた
電流の一部がベース電流として流れ込むため、電流ミラ
ー回路１４の入力電流と出力電流とが一致しなくなる場
合がある。これは特に第４図の実施例回路のように、電
流ミラー回路を電流増幅率が低いラテラルｐｎｐトラン
ジスタなどで構成するときが著しい。このため、この実
施例回路では電流ミラー回路１４内において、トランジ
スタ２１のベース、コレクタ間を短絡する代わりに、ベ
ース電流増幅用のｎｐｎトランジスタ２５を設け、この
トランジスタ２５のベース、エミッタ間をトランジスタ
２１のコレクタ、ベース間に挿入し、トランジスタ２５
のコレクタをＶｃｃに接続するようにしたものである。
各実施例回路、例えば第２図回路において、電流ミラー
回路１４の入出力′Ｒ流値が等しいとして説明した。と
ころが、トランジスタ２１．２２及び２３のベースには
電流ミラー回路１４の入力端子１５に供給されたされた
電流の一部がベース電流として流れ込むため、電流ミラ
ー回路１４の入力電流と出力電流とが一致しなくなる場
合がある。これは特に第４図の実施例回路のように、電
流ミラー回路を電流増幅率が低いラテラルｐｎｐトラン
ジスタなどで構成するときが著しい。このため、この実
施例回路では電流ミラー回路１４内において、トランジ
スタ２１のベース、コレクタ間を短絡する代わりに、ベ
ース電流増幅用のｎｐｎトランジスタ２５を設け、この
トランジスタ２５のベース、エミッタ間をトランジスタ
２１のコレクタ、ベース間に挿入し、トランジスタ２５
のコレクタをＶｃｃに接続するようにしたものである。
このような問題はｐｎｐｔ−ランジスタ１１及び１３に
ついても同様に発生するため、同様に、ベース電流増幅
用のｐｎｐトランジスタ２６を設け、このトランジスタ
２６のエミッタ、ベース間をトランジスタ１３のベース
、コレクタ間に挿入し、トランジスタ２Ｇのコレクタを
Ｖｓｓに接続するようにしたものである。
ついても同様に発生するため、同様に、ベース電流増幅
用のｐｎｐトランジスタ２６を設け、このトランジスタ
２６のエミッタ、ベース間をトランジスタ１３のベース
、コレクタ間に挿入し、トランジスタ２Ｇのコレクタを
Ｖｓｓに接続するようにしたものである。
このような構成によれば、１ヘランジスタ１１と１３の
エミッタ電流誤差に基づくベース、エミッタ間電圧ＶＢ
Ｈの差が低減され、入力インピーダンスのさらなる低減
化が達成される。
エミッタ電流誤差に基づくベース、エミッタ間電圧ＶＢ
Ｈの差が低減され、入力インピーダンスのさらなる低減
化が達成される。
なお、この発明は上記各実施例に限定されるものではな
く種々の変形が可能であることはいうまでもない。例え
ば上記第４の実施例回路において、電流ミラー回路１４
Ｂ内のトランジスタ２３Ｂの代わりに、ベースがトラン
ジスタ１３Ｂのベースに、エミッタがＶｓｓにそれぞれ
接続されたｎｐｎトランジスタを設け、このトランジス
タのコレクタに出力端子を設けて、流れ込む形式の出力
電流を得るような構成にしてもよい。また、第５図に示
す実施例回路のような手段を第２図の実施例以外の回路
に設けることもできる。
く種々の変形が可能であることはいうまでもない。例え
ば上記第４の実施例回路において、電流ミラー回路１４
Ｂ内のトランジスタ２３Ｂの代わりに、ベースがトラン
ジスタ１３Ｂのベースに、エミッタがＶｓｓにそれぞれ
接続されたｎｐｎトランジスタを設け、このトランジス
タのコレクタに出力端子を設けて、流れ込む形式の出力
電流を得るような構成にしてもよい。また、第５図に示
す実施例回路のような手段を第２図の実施例以外の回路
に設けることもできる。
発明の詳細
な説明したように、この発明によれば、素子数が少なく
、製造価格が安価な入力回路を提供することができる。
、製造価格が安価な入力回路を提供することができる。
第１図はこの発明の入力回路のブロック図、第２図はこ
の発明の第１の実施例の回路図、第３図はこの発明の第
２の実施例の回路図、第４図はこの発明の第３の実施例
の回路図、第５図はこの発明の第４の実施例の回路図、
第６図は従来回路の回路図である。 １１、１３・・・ｐｎｐトランジスタ、１２・・・入力
端子、１４・・・電流ミラー回路、１５・・・Ｎ流入力
端子、１６．１７・・・電流入力端子、２１．２２．２
３・・・ｎｐｎトランジスタ、２４・・・微少電流源。 出願人代理人 弁理士 鈴江武彦 第１図 第２図 第３図 第４図 第５図 第６図
の発明の第１の実施例の回路図、第３図はこの発明の第
２の実施例の回路図、第４図はこの発明の第３の実施例
の回路図、第５図はこの発明の第４の実施例の回路図、
第６図は従来回路の回路図である。 １１、１３・・・ｐｎｐトランジスタ、１２・・・入力
端子、１４・・・電流ミラー回路、１５・・・Ｎ流入力
端子、１６．１７・・・電流入力端子、２１．２２．２
３・・・ｎｐｎトランジスタ、２４・・・微少電流源。 出願人代理人 弁理士 鈴江武彦 第１図 第２図 第３図 第４図 第５図 第６図
Claims (2)
- （１）エミッタが入力端子に接続された第１のトランジ
スタと、エミッタが基準電位に接続され、ベース、コレ
クタ間が短絡されかつベースが上記第１のトランジスタ
のベースに接続され、上記第１のトランジスタと同一極
性の第２のトランジスタと、一つの電流入力端子及び少
なくとも二つの電流出力端子が設けられ、上記第１のト
ランジスタのコレクタ電流が電流入力端子に供給され、
一つの電流出力端子からの出力電流を上記第２のトラン
ジスタのコレクタに供給する入出力電流比が１に設定さ
れた電流ミラー回路と、エミッタが上記基準電位に、ベ
ースが上記第２のトランジスタのベースにそれぞれ接続
され、コレクタが出力端子に接続され、上記第２のトラ
ンジスタと同一極性の第３のトランジスタとを具備した
ことを特徴とする入力回路。 - （２）エミッタが入力端子に接続された第１のトランジ
スタと、エミッタが基準電位に接続され、ベース、コレ
クタ間が短絡されかつベースが上記第１のトランジスタ
のベースに接続され、上記第１のトランジスタと同一極
性の第２のトランジスタと、一つの電流入力端子及び少
なくとも二つの電流出力端子が設けられ、上記第１のト
ランジスタのコレクタ電流が電流入力端子に供給され、
一つの電流出力端子からの出力電流を上記第２のトラン
ジスタのコレクタに供給する入出力電流比が１に設定さ
れた電流ミラー回路とを具備し、上記電流ミラー回路の
他の電流出力端子を出力端子としたことを特徴とする入
力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60224059A JPS6282805A (ja) | 1985-10-08 | 1985-10-08 | 入力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60224059A JPS6282805A (ja) | 1985-10-08 | 1985-10-08 | 入力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6282805A true JPS6282805A (ja) | 1987-04-16 |
Family
ID=16807928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60224059A Pending JPS6282805A (ja) | 1985-10-08 | 1985-10-08 | 入力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6282805A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01144810A (ja) * | 1987-12-01 | 1989-06-07 | Matsushita Electric Ind Co Ltd | 定電流回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6014512A (ja) * | 1983-06-23 | 1985-01-25 | ナシヨナル・セミコンダクタ−・コ−ポレ−シヨン | 低電圧ｉｃ電流源 |
| JPS60160708A (ja) * | 1984-01-31 | 1985-08-22 | Matsushita Electric Ind Co Ltd | 電流源回路 |
-
1985
- 1985-10-08 JP JP60224059A patent/JPS6282805A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6014512A (ja) * | 1983-06-23 | 1985-01-25 | ナシヨナル・セミコンダクタ−・コ−ポレ−シヨン | 低電圧ｉｃ電流源 |
| JPS60160708A (ja) * | 1984-01-31 | 1985-08-22 | Matsushita Electric Ind Co Ltd | 電流源回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01144810A (ja) * | 1987-12-01 | 1989-06-07 | Matsushita Electric Ind Co Ltd | 定電流回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4059808A (en) | Differential amplifier | |
| JPS6245724B2 (ja) | ||
| JP2542623B2 (ja) | カレントミラ−回路 | |
| JPS62287705A (ja) | Ｂｔｌ増幅回路 | |
| KR900000482B1 (ko) | 전류미터(mirror)회로 | |
| US5144169A (en) | Operational amplifier circuit | |
| JPS6282805A (ja) | 入力回路 | |
| JPH09105763A (ja) | コンパレータ回路 | |
| US6339319B1 (en) | Cascoded current mirror circuit | |
| JPH05102755A (ja) | 差動増幅器 | |
| JP2647725B2 (ja) | 電圧比較器 | |
| JP2547896B2 (ja) | 電流反転回路 | |
| JP2568690B2 (ja) | 定電流回路 | |
| JPS62117403A (ja) | カレントミラ−回路 | |
| JP2653437B2 (ja) | 電圧／電流変換回路 | |
| EP0750393A2 (en) | A high voltage operational amplifier output stage | |
| JP2581163B2 (ja) | 直結型アンプ | |
| JPH04299605A (ja) | 差動増幅器 | |
| JPH05206759A (ja) | ベース電流補償回路 | |
| JPH063868B2 (ja) | 差動型コンパレ−タ回路 | |
| JPS63245105A (ja) | 片側出力差動増幅器 | |
| JPS6133710Y2 (ja) | ||
| JPH0487407A (ja) | バッファ回路 | |
| JPH0680997B2 (ja) | 掛算回路 | |
| JPH11355066A (ja) | 誤差増幅回路 |