JPS6282836A - Data transmission equipment - Google Patents

Data transmission equipment

Info

Publication number
JPS6282836A
JPS6282836A JP22278985A JP22278985A JPS6282836A JP S6282836 A JPS6282836 A JP S6282836A JP 22278985 A JP22278985 A JP 22278985A JP 22278985 A JP22278985 A JP 22278985A JP S6282836 A JPS6282836 A JP S6282836A
Authority
JP
Japan
Prior art keywords
data
parallel data
abnormality
terminal
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22278985A
Other languages
Japanese (ja)
Inventor
Yukio Hiramoto
平本 行雄
Sunao Suzuki
直 鈴木
Noriyuki Abe
憲幸 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP22278985A priority Critical patent/JPS6282836A/en
Publication of JPS6282836A publication Critical patent/JPS6282836A/en
Pending legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)

Abstract

PURPOSE:To easily discriminate a faulty portion from corresponding relation between parallel data input terminals in a transmission part and parallel data output terminals in a reception part before and after the operation of a change- over switch by changing the corresponding relation on the basis of the operation of the switch. CONSTITUTION:When data D1-Dn are inputted to the parallel data input terminals I1-In in the transmission part 2a and abnormality is generated in the data appearing on a parallel data output terminal O2, the changeover switch SW is actuated and a transmission order switching circuit 10 is driven. If abnormality is generated on the terminal I2 side of the transmission part 2a, abnormality appears also on a terminal O1 of the receiption part side. When abnormality is generated on the terminal O2 side under said state, the abnormality on the terminal O2 side can not removed even if any data is inputted to a terminal I3 on the transmission part 2a side. Thereby, the portion generating the abnormality can be easily discriminated by operating the SW connected to the terminals I2, I3 to apply a prescribed signal and observing the state of signals appearing on the terminals O1, O2.

Description

【発明の詳細な説明】 [発明の技術分野] この発明は故障箇所の判定が容易に行えるデータ伝送装
置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a data transmission device that can easily determine the location of a failure.

U従来技術の説明コ 従来のデータ伝送装置の例としては、例えば、特公昭5
2−13367号公報に示されるような小両用のものが
ある。
U Explanation of the prior art As an example of a conventional data transmission device, for example,
There is a dual-use device as shown in Japanese Patent No. 2-13367.

これら、従来よりのデータ伝送装置の例を第5図及び第
6図を用いて簡単に説明する。、第5図は概要を、第6
図は詳細を示している。
Examples of these conventional data transmission devices will be briefly explained using FIGS. 5 and 6. , Figure 5 provides an overview, and Figure 6 provides an overview.
The figure shows details.

データ伝送装置は複数ビットのパラレルデータを作成す
るデータ作成部1と、作成されたパラレルデータをシリ
アルデータに変換しシリアル伝送線3に送出する送信部
2と、伝送線3から送られてくるシリアルデータを受信
しパラレルデータに変換する受信部4と、受信部4から
出力されるパラレルデータを入力しデータ処理するデー
タ処理部と、を有して構成されている。データ作成部1
は、例えばランプスイッチや、ある回路で構成されるも
のである。又、データ処理部5はリレー駆動部やランプ
点灯回路等で構成されるものである。
The data transmission device includes a data creation section 1 that creates multiple bits of parallel data, a transmission section 2 that converts the created parallel data into serial data and sends it to a serial transmission line 3, and a serial data that is sent from the transmission line 3. It is configured to include a receiving section 4 that receives data and converts it into parallel data, and a data processing section that inputs the parallel data output from the receiving section 4 and processes the data. Data creation section 1
is, for example, a lamp switch or something that consists of a certain circuit. Further, the data processing section 5 is composed of a relay driving section, a lamp lighting circuit, and the like.

第6図に詳細に示されるように送信部2はタイミングジ
ェネレータ6と、シフトレジスタ7とを有している。そ
して、送信部2は前記データ作成部1から出力されるn
ピッ]〜のパラレルデータをパラレルデータ入力端子I
t 、  12 、・・・・・・・・・inに受け、シ
フトレジスタ7の各ビットに入力している。シフトレジ
スタ7は各ビットに受けたデータをタイミングジェネレ
ータ6の指示に応じて順次先頭から1ビツトづつシリア
ルデータ出力端子SOに出力する。
As shown in detail in FIG. 6, the transmitter 2 includes a timing generator 6 and a shift register 7. Then, the transmitter 2 receives the n output from the data generator 1.
Parallel data from ~ to parallel data input terminal I
t, 12, . . . in, and input to each bit of the shift register 7. The shift register 7 sequentially outputs the data received in each bit one bit at a time from the beginning to the serial data output terminal SO in accordance with instructions from the timing generator 6.

又、受信部4もタイミングジェネレータ8とシフトレジ
スタ9とを有している。そして、受信部4はシリアルデ
ータ入力端子Siに受けたシリアルデータをタイミング
ジェネレータ8の指示を受けて所定タイミングでシフト
レジスタ9に取り込み、取り込んだデータをパラレルデ
ータ出力端子01 、02 、・・・・・・・・・Qn
に出力し、前記データ処理部5に与えている。
Further, the receiving section 4 also has a timing generator 8 and a shift register 9. Then, the receiving section 4 takes in the serial data received at the serial data input terminal Si into the shift register 9 at a predetermined timing in response to an instruction from the timing generator 8, and transfers the taken data to the parallel data output terminals 01, 02, . . . ...Qn
The data is output to the data processing section 5.

本例で示されるように、一般に、データ伝送装置では送
信部2のパラレルデータ入力端子1+。
As shown in this example, in a data transmission device, the parallel data input terminal 1+ of the transmitter 2 is generally used.

12、・・・・・・・・・Inは、受信部4のパラレル
データ出力端子0+ 、02 、・・・・・・・・・Q
nと1対1の関係に対応していることになる。
12, ......In are parallel data output terminals 0+, 02, ......Q of the receiving section 4
This corresponds to a one-to-one relationship with n.

なお、送信部2のタイミングジェネレータ6と受信部4
のタイミングジェネレータ8と同期をとる方式として、
この例では受信部4側のタイミングジェネレータ8が伝
送信号を見ていてデーター送信が始まったことを判別し
て動作し始める方式を述べているが、他の方式としてタ
イミングジェネレータ同士を結ぶクロックラインを用い
るものもある。
Note that the timing generator 6 of the transmitter 2 and the receiver 4
As a method of synchronizing with the timing generator 8 of
In this example, a method is described in which the timing generator 8 on the receiver section 4 side watches the transmission signal and determines that data transmission has started and starts operating, but another method is to use a clock line that connects the timing generators. Some are used.

又、伝送データのビット内にスタートビットやストップ
ビット、或いはパリティビットを付加することもあるが
、これらビットはデータ伝送装置のシステム構成内容に
より適宜付加されるものである。
Also, a start bit, stop bit, or parity bit may be added to the bits of the transmission data, but these bits are added as appropriate depending on the system configuration of the data transmission device.

しかしながら、このような従来のデータ伝送装置にあっ
ては、複数ビットのデータの伝送順列が固定的であった
ため、故障、例えばデーター作成部1でスイッチを押し
たにもかかわらずデータ処理部5が動作しないビットが
あったような場合、送信部2側が故障しているのか受信
部4側が故障しているのかわからないという問題点があ
った。
However, in such conventional data transmission devices, the transmission order of multiple bits of data is fixed, so if there is a failure, for example, the data processing unit 5 may fail even though a switch is pressed in the data creation unit 1. When there is a bit that does not operate, there is a problem in that it is not clear whether the transmitter 2 side or the receiver 4 side is malfunctioning.

即ち、例えば、今nピットのパラレルデータの内、iビ
ット目のデータ伝送に不調が生じた、つまり、データ作
成部1でiビット目のデータを変更したにも拘わらずデ
ータ処理部5側には何ら信号変化が現われないような場
合を考えると、iビット目のデータの送信作業が不良な
のか、あるいはiビット目のデータの受信作業が不良な
のか解らないのである。
That is, for example, a problem has occurred in the data transmission of the i-th bit of the parallel data of n pits, that is, even though the data of the i-th bit has been changed in the data creation section 1, the data processing section 5 Considering the case where no signal change appears, it is not known whether the transmission operation of the i-th data is defective or the reception operation of the i-th data is defective.

従って、この例のような故障が生じた場合には送信部2
、次いで受信部4の如く順次の点検を必要とし、直接故
障部位を点検することができなかったのである。
Therefore, if a failure occurs as in this example, the transmitter 2
Then, sequential inspections such as the receiving section 4 were required, and it was not possible to directly inspect the faulty part.

因みに、送信部2又は受信部4はそれぞれユニット化さ
れとが多いのであるが、このようにユニット化されたデ
ータ伝送装置で故障が発生した場合には、従来は送信側
ユニット、受信側ユニットのどちらが故障しているのか
わからないので、両ユニットを同時に交換してしまうか
、或いは、一方のみを交換し、それで故障が直らなりれ
ば他方を交換する等の作業が行われている。しかし、両
ユニットを同時に交換してしまう場合には経済的に無駄
が生ずるし、片方づつ交換してみる場合には多くの手間
と時間を要することになる。
Incidentally, the transmitting section 2 and the receiving section 4 are often made into units, respectively, and if a failure occurs in a data transmission device that is made into a unit, conventionally, the transmitting side unit and the receiving side unit are Since it is not known which unit is malfunctioning, both units are replaced at the same time, or only one is replaced, and if the malfunction is resolved, the other is replaced. However, replacing both units at the same time is economically wasteful, and replacing one unit at a time requires a lot of effort and time.

[発明の目的] この発明は上記問題点を改善し、故障部位を容易に知る
ことができるデータ伝送装置を提供することを目的とす
る。
[Object of the Invention] It is an object of the present invention to provide a data transmission device that improves the above-mentioned problems and allows easy identification of a faulty part.

[発明の概要] 上記目的を達成するためにこの発明では、データ作成部
で作成された複数ビットのパラレルデータを少なくとも
2種の順列でデータ処理部に伝送するデータ伝送回路と
、伝送異常時に前記順列を切換可能の転送順切換回路と
、を有せしめてデータ伝送装置を構成し、故障時に、伝
送順列を変更することで送信部のパラレルデータ入力端
子と受信部のパラレルデータ出力端子の対応関係を変更
し、所定ビットの動作状態を確認してみることで故障部
位を知るようにした。
[Summary of the Invention] In order to achieve the above object, the present invention provides a data transmission circuit that transmits multi-bit parallel data created by a data creation unit to a data processing unit in at least two types of permutations, and A data transmission device is configured by having a transfer order switching circuit capable of switching the permutation, and in the event of a failure, by changing the transmission order, the correspondence between the parallel data input terminal of the transmitting section and the parallel data output terminal of the receiving section is established. By changing the code and checking the operating status of certain bits, the location of the failure can be determined.

[実滴例の説明] 以下、この発明について3実施例を挙げ順次説明する。[Explanation of actual droplet example] Hereinafter, this invention will be described in sequence by citing three examples.

(第1実施例) 第1図及び第2図はこの発明の第1実施例を示す送信部
の回路図及びその作用の説明図である。
(First Embodiment) FIGS. 1 and 2 are a circuit diagram of a transmitter and an explanatory diagram of its operation, showing a first embodiment of the present invention.

第1図は送信部2aのみを示しているが、この送信部2
aは第6図に示した受信部4と接続され、全体的には第
5図に示したものと同様のシステム構成となる。
Although FIG. 1 shows only the transmitting section 2a, this transmitting section 2
a is connected to the receiving section 4 shown in FIG. 6, and the overall system configuration is the same as that shown in FIG. 5.

送信部2aは第6図で示したと同様のタイミングジェネ
レータ6、シフトレジスタ7を有しており、又、パラレ
ルデータ入力端子r+ 、I2 、・・・・・・・・・
1口と、シリアルデータ出力端子SOとを有している。
The transmitter 2a has a timing generator 6 and a shift register 7 similar to those shown in FIG. 6, and also has parallel data input terminals r+, I2, . . .
It has one port and a serial data output terminal SO.

そして、本例では、前記パラレルデータ入力端子It 
、  12 、・・・・・・・・・inと前記シフトレ
ジスタ7との間に設けた送信類切換回路1oと、この回
路を切換操作する切換スイッチSWとを有している。
In this example, the parallel data input terminal It
, 12 , . . . It has a transmission type switching circuit 1o provided between the in and the shift register 7, and a changeover switch SW for switching this circuit.

送信類切換回路10は図示の状態ではパラレルデータ入
力端子11.I2.・・・・・・・・・Inから入力さ
れるnビットのデータD+ 、D2 、・・・・・・・
・・[)nをシフトレジスタ7に先頭ビットから順にD
+ 。
In the illustrated state, the transmission type switching circuit 10 has parallel data input terminals 11 . I2. ......n-bit data input from In, D+, D2,...
... [)n to shift register 7 from the first bit D
+.

D2・・・・・・・・・Dnの順で与えるが、切換スイ
ッチSWを作1)+させた状態ではシフトレジスタ7の
先頭から順にD2 、D3・・・・・・・・・D+の順
で与えることになる。即ち、送信類切換回路10の作動
後のシフトレジスタ7のデータ順列02 、D3・・・
・・・・・・Dlは、元の順列D+ 、D2・・・・・
・・・・[)nと比べて順序を1だけ繰上げられた形と
なる。
D2......Dn are given in order, but when the changeover switch SW is set to 1)+, D2, D3......D+ are given in order from the beginning of the shift register 7. They will be given in order. That is, the data permutation 02, D3, etc. of the shift register 7 after the transmission type switching circuit 10 is activated.
...Dl is the original permutation D+, D2...
...[) Compared to n, the order is moved up by 1.

パラレルデータ入力端子1+ 、I2・・・・・・・・
・Inと、パラレルデータ出力端子01.02・・・・
・・・・・Onの対応関係は第2図に示したようになる
。図には、送信類切換回路10作動前の対応を2点鎖線
で、作動後の対応を実線で示している。
Parallel data input terminal 1+, I2...
・In and parallel data output terminal 01.02...
...The correspondence relationship of On is as shown in FIG. In the figure, the response before the transmission type switching circuit 10 is activated is shown by a two-dot chain line, and the response after activation is shown by a solid line.

次にこの実施例の作用を説明する。Next, the operation of this embodiment will be explained.

通常の正常状態では、送信類切換回路10は作動されず
、送信部2aのパラレルデータ入力端子から入力される
データD+ 、D2・・・・・・・・・[)nは、この
順列でシリアルデータ出力端子3oに出力され、第6図
に示した受信部4のパラレルデータの出力端子0+ 、
02・・・・・・・・・Onに出力されることになる。
In a normal normal state, the transmission type switching circuit 10 is not operated, and the data D+, D2......[)n inputted from the parallel data input terminal of the transmitter 2a are serially transmitted in this permutation. The parallel data output terminal 0+ of the receiving section 4 shown in FIG. 6 is output to the data output terminal 3o,
02......It will be output to On.

ところが、今、例えばパラレルデータ出力端子02に現
われるデータが異常を来したとする。
However, now suppose that, for example, the data appearing at the parallel data output terminal 02 becomes abnormal.

この限りでは、受信部4(第6図参照)のパラレルデー
タ出力端子o2に相当する受信部位が異常であるか、そ
れとも、送信部2aのパラレル入力端子I2に相当する
送信部位が異常であるのか不明である。
As far as this goes, is the receiving part corresponding to the parallel data output terminal o2 of the receiving part 4 (see FIG. 6) abnormal, or the transmitting part corresponding to the parallel input terminal I2 of the transmitting part 2a abnormal? It is unknown.

そこで、このような場合切換スイッチSWを操作し送信
類切換回路10を作動させるのである。
Therefore, in such a case, the transmission type switching circuit 10 is activated by operating the changeover switch SW.

すると、送信部2aのパラレルデータ入力端子I+ 、
12・・・・・・・・・Inと、受信部4のパラレルデ
ータ出力端子(h 、02・・・・・・・・・Qnの対
応関係は第2図に実線で示したようになる。
Then, the parallel data input terminal I+ of the transmitter 2a,
The correspondence relationship between 12......In and the parallel data output terminals (h, 02......Qn of the receiving section 4 is shown by the solid line in Fig. 2. .

ここで、もし、送信部2aのパラレルデータ入力端子I
2の側に異常が生じているとるならば、受信部4側のパ
ラレルデータ出力端子01にも異常が現われるはずであ
る。又、もし、この状態で受信部4のパラレルデータ出
力端子02の側に異常が生じているどするならば送信部
2a側のパラレルデータ入力端子■3にどのようなデー
タを入力しても受信部4のパラレル出力端子02の側に
は異常が生じたままとなるはずである。
Here, if the parallel data input terminal I of the transmitter 2a
If there is an abnormality on the receiving section 2 side, then the abnormality should also appear on the parallel data output terminal 01 on the receiving section 4 side. Also, in this state, if there is an abnormality on the parallel data output terminal 02 side of the receiving section 4, no matter what data is input to the parallel data input terminal 3 on the transmitting section 2a side, it will not be received. The abnormality should remain on the side of the parallel output terminal 02 of the section 4.

従って、パラレルデータ入力端子I2及びI3に、例え
ばこの端子12.13と接続されるスイッチを操作して
所定のデータ信号を与えてパラレルデータ出力端子0+
 、02に現われる信号状態を観察することにより、送
信部2a及び受信部4のうちいずれの部位に異常が生じ
ているのか判明できることになる。
Therefore, by applying a predetermined data signal to the parallel data input terminals I2 and I3, for example, by operating the switches connected to these terminals 12 and 13, the parallel data output terminal 0+
, 02, it is possible to determine which part of the transmitting section 2a and receiving section 4 is experiencing an abnormality.

そして、異常が生じている部位が判明できたなら、該当
ユニットを交換するか、或いは該当部分を点検修理すれ
ば良いことになる。
Once the location of the abnormality has been identified, the unit in question can be replaced, or the part in question can be inspected and repaired.

(第2実施例) 第3図は第2実施例を示すものである。(Second example) FIG. 3 shows a second embodiment.

この例に示した送信部2bは第1図に示した送信類切換
回路10を送信類切換回路11に変更したものである。
The transmitter 2b shown in this example is obtained by replacing the transmission type switching circuit 10 shown in FIG. 1 with a transmission type switching circuit 11.

この送信類切換回路11はシフトレジスタ7とシリアル
データ出力端子SOとの門に設けられ、シフトレジスタ
7とは先頭ビット及び次のどツ]−と接続されている。
This transmission type switching circuit 11 is provided at the gate between the shift register 7 and the serial data output terminal SO, and is connected to the shift register 7 with the first bit and the next bit.

そして、送信類切換回路11は切換スイッチSWが操作
されていないときにはシフトレジスタ7の先頭ビットか
らD+ 、D2・・・・・・・・・Dnの順でシリアル
データ出力端子DOにシリアルデータを出力し、切換ス
イッチSWが操作されたときには次のビットからD2 
、D3・・・・・・・・・[)n 、 D+の順でシリ
アルデータ出力端子DOにシリアルデータを出力する。
Then, when the changeover switch SW is not operated, the transmission type switching circuit 11 outputs serial data to the serial data output terminal DO in the order of D+, D2...Dn from the first bit of the shift register 7. However, when the changeover switch SW is operated, D2 starts from the next bit.
, D3...[)n, D+, and outputs serial data to the serial data output terminal DO in this order.

この実施例の作用は第2図で示した第1実施例のものと
同様である。
The operation of this embodiment is similar to that of the first embodiment shown in FIG.

なお、本例では切換回路11は先頭ビットを次のピッ]
〜と切換える例を示したが、その次の第2、第3・・・
・・・・・・のビットと切換えるようにしても、パラレ
ルデータ入力端子とパラレルデータ出力端子との対応関
係を変更することが可能である。。
In this example, the switching circuit 11 changes the first bit to the next bit]
I showed an example of switching to ~, but the next second, third...
It is also possible to change the correspondence between the parallel data input terminal and the parallel data output terminal by switching the bits . . . . .

(第3実施例) 第4図は第3実施例を示すものである。(Third example) FIG. 4 shows a third embodiment.

この送信部2Cは第3図に示したシフトレジスタ7を双
方向シフトレジスタ7aに変更すると共に、送信類切換
回路11を送信類切換回路12に変更している。
In this transmitter 2C, the shift register 7 shown in FIG. 3 is changed to a bidirectional shift register 7a, and the transmission type switching circuit 11 is changed to a transmission type switching circuit 12.

双方向シフトレジスタ7aは切換スイッチSWが操作さ
れていないときは第1図、第3図で示したシフトレジス
タ7と同様の動作をするが、切換スイッチSWが操作さ
れたときには、逆方向に動作する。
The bidirectional shift register 7a operates in the same way as the shift register 7 shown in FIGS. 1 and 3 when the changeover switch SW is not operated, but operates in the opposite direction when the changeover switch SW is operated. do.

送信類切換回路12は双方向シフトレジスタ7aとシリ
アルデータ出力端子SOとの間に設けられ、双方向シフ
トレジスタ7aとは先頭ビットと後端ビットとを切換え
可能に接続されている。
The transmission type switching circuit 12 is provided between the bidirectional shift register 7a and the serial data output terminal SO, and is connected to the bidirectional shift register 7a so that the leading bit and the trailing bit can be switched.

送信部2Cは切換スイッチSWが操作されていない場合
にはパラレルデータ入力端子1+ 、12・・・・・・
・・・inからのデータD+ 、D2・・・・・・・・
・[inをD+ 、D2・・・・・・・・・[)nの順
でシリアルデータ出力端子SOに出力し、切換スイッチ
SWが操作された場合にはこの順序をDn、[)n−1
・・・・・・・・・D+の順とする。
The transmitter 2C has parallel data input terminals 1+, 12, . . . when the changeover switch SW is not operated.
...Data from in D+, D2...
・[in is output to the serial data output terminal SO in the order of D+, D2...[)n, and when the changeover switch SW is operated, this order is changed to Dn, [)n- 1
......The order is D+.

従って、この実施例でもパラレルデータ入力端子I+ 
、12・・・・・・・・・lnとパラレルデータ出力端
子0+ 、02・・・・・・・・・Onとの対応を切換
スイッチSWの操作によって変更することが可能となり
、故障の現われたパラレルデータ出力端子に対応するパ
ラレルデ−タ出力端子に所定のデータ信号を与えてみる
ことで第2図で示したと同様にして故障部位を知ること
が可能である。
Therefore, in this embodiment as well, the parallel data input terminal I+
, 12......Ln and the parallel data output terminals 0+, 02......On can be changed by operating the selector switch SW, and the appearance of a failure can be changed. By applying a predetermined data signal to the parallel data output terminal corresponding to the parallel data output terminal, it is possible to determine the location of the failure in the same manner as shown in FIG.

なお、以上の実施例では送信部内にパラレルデータの転
送順切換回路を設は伝送順列を切換える例を示したが、
パラレルデータの受信順切換回路を受信部内に設けるよ
うにし、この回路を切換スイッチで切換えるようにして
も良いことは勿論である。
In addition, in the above embodiment, an example was shown in which a parallel data transfer order switching circuit was provided in the transmitting section to switch the transmission order.
It goes without saying that a parallel data reception order switching circuit may be provided in the receiving section and this circuit may be switched by a changeover switch.

[発明の効果] この発明に係るデータ伝送装置では、送信部のパラレル
データ入力端子と受信部のパラレルデータ出力端子の対
応関係を切換スイッチの操作によって変更できるので、
切換スイッチ操作前後の対応関係から故障部位を即座に
知ることが可能となり、故障部位の修理交換が容易とな
る。
[Effects of the Invention] In the data transmission device according to the present invention, the correspondence relationship between the parallel data input terminal of the transmitting section and the parallel data output terminal of the receiving section can be changed by operating the changeover switch.
It becomes possible to immediately know the faulty part from the correspondence between before and after operation of the changeover switch, and it becomes easy to repair or replace the faulty part.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の第1実施例を示すデータ伝送装置の
送信部の回路図、第2図はその作用の説明図である。第
3図は第2実施例に係る送信部の回路図、第4図は第3
実施例に係る送信部の回路図である。 第5図及び第6図は従来例に係り、第5図はデータ伝送
装置の概要図、第6図はその詳細回路図を示している。 2.2a 、2b 、2c −・・送信部4・・・受信
部 7・・・シフトレジスタ 7a・・・双方向シフトレジスタ 10.11.12・・・送信類切換回路SW・・・切換
スイッチ 特許出願人     日産自動車株式会社第 1 図 
(第1実垢、イ列) 第2 しd (第1すC党注化イク’l)第3 図 (
12寅方答イ列) b 第4 図 (茅3笑方巨イ列)
FIG. 1 is a circuit diagram of a transmitting section of a data transmission device showing a first embodiment of the present invention, and FIG. 2 is an explanatory diagram of its operation. FIG. 3 is a circuit diagram of the transmitter according to the second embodiment, and FIG.
FIG. 3 is a circuit diagram of a transmitter according to an embodiment. 5 and 6 relate to a conventional example, with FIG. 5 showing a schematic diagram of a data transmission device, and FIG. 6 showing a detailed circuit diagram thereof. 2.2a, 2b, 2c --- Transmitting section 4 --- Receiving section 7 --- Shift register 7a --- Bidirectional shift register 10.11.12 --- Transmitting type switching circuit SW --- Changeover switch Patent applicant Nissan Motor Co., Ltd. Figure 1
(1st fact, A column) 2nd (1st C party note) Fig. 3 (
12 Tora-kata answer A row) b Fig. 4 (Kaya 3 Sho-Ko-Ki row)

Claims (1)

【特許請求の範囲】[Claims] データ作成部で作成された複数ビットのパラレルデータ
を少なくとも2種の順列でデータ処理部に伝送するデー
タ伝送回路と、伝送異常時に前記順列を切換可能の伝送
順切換回路と、を有して構成されるデータ伝送装置。
Consisting of a data transmission circuit that transmits multiple bits of parallel data created by a data creation unit to a data processing unit in at least two types of permutations, and a transmission order switching circuit that can switch the permutation in the event of a transmission error. data transmission equipment.
JP22278985A 1985-10-08 1985-10-08 Data transmission equipment Pending JPS6282836A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22278985A JPS6282836A (en) 1985-10-08 1985-10-08 Data transmission equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22278985A JPS6282836A (en) 1985-10-08 1985-10-08 Data transmission equipment

Publications (1)

Publication Number Publication Date
JPS6282836A true JPS6282836A (en) 1987-04-16

Family

ID=16787922

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22278985A Pending JPS6282836A (en) 1985-10-08 1985-10-08 Data transmission equipment

Country Status (1)

Country Link
JP (1) JPS6282836A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0715407A (en) * 1993-06-22 1995-01-17 Nec Corp Normality confirmation circuit for multiplexer circuit

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS561642A (en) * 1979-06-18 1981-01-09 Hitachi Ltd Transmission error generating device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS561642A (en) * 1979-06-18 1981-01-09 Hitachi Ltd Transmission error generating device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0715407A (en) * 1993-06-22 1995-01-17 Nec Corp Normality confirmation circuit for multiplexer circuit

Similar Documents

Publication Publication Date Title
EP0530633A2 (en) Intelligent interconnects for broadband optical networking
JPH02223245A (en) Data communication system
US4995042A (en) Switching exchange
JPH01279652A (en) Series control device
JPS6282836A (en) Data transmission equipment
JP2844284B2 (en) Information display device
JP2742754B2 (en) Information display device
JP2000098964A (en) Information display device
JP3481061B2 (en) Signal transmission equipment
JP2742760B2 (en) Information display device
US5473597A (en) Test circuit of multiplex equipment
JPH0617184Y2 (en) Indicator flashing control device
SU1215128A1 (en) Telecontrol and telemetering device
JP3472891B2 (en) Control communication system
JPH01180147A (en) Information transmission system
JPH01291548A (en) series controller
JPH11338594A (en) Defective contact detecting circuit
KR100634911B1 (en) Test method and test system of the control unit
JP2655090B2 (en) Display unit address setting method and device
SU1120503A1 (en) Device for making diagnostics of multichannel redundant systems
SU1302246A1 (en) Trouble tracing device
SU1012263A1 (en) Digital unit checking device
CA1129029A (en) Transmission-trouble reducing system
JP2716783B2 (en) Monitoring and control equipment
JPS63131738A (en) Parity check system