JPS6282836A - デ−タ伝送装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ この発明は故障箇所の判定が容易に行えるデータ伝送装
置に関するものである。

Ｕ従来技術の説明コ 従来のデータ伝送装置の例としては、例えば、特公昭５
２−１３３６７号公報に示されるような小両用のものが
ある。

これら、従来よりのデータ伝送装置の例を第５図及び第
６図を用いて簡単に説明する。、第５図は概要を、第６
図は詳細を示している。

データ伝送装置は複数ビットのパラレルデータを作成す
るデータ作成部１と、作成されたパラレルデータをシリ
アルデータに変換しシリアル伝送線３に送出する送信部
２と、伝送線３から送られてくるシリアルデータを受信
しパラレルデータに変換する受信部４と、受信部４から
出力されるパラレルデータを入力しデータ処理するデー
タ処理部と、を有して構成されている。データ作成部１
は、例えばランプスイッチや、ある回路で構成されるも
のである。又、データ処理部５はリレー駆動部やランプ
点灯回路等で構成されるものである。

第６図に詳細に示されるように送信部２はタイミングジ
ェネレータ６と、シフトレジスタ７とを有している。そ
して、送信部２は前記データ作成部１から出力されるｎ
ピッ］〜のパラレルデータをパラレルデータ入力端子Ｉ
ｔ　、　　１２　、・・・・・・・・・ｉｎに受け、シ
フトレジスタ７の各ビットに入力している。シフトレジ
スタ７は各ビットに受けたデータをタイミングジェネレ
ータ６の指示に応じて順次先頭から１ビツトづつシリア
ルデータ出力端子ＳＯに出力する。

又、受信部４もタイミングジェネレータ８とシフトレジ
スタ９とを有している。そして、受信部４はシリアルデ
ータ入力端子Ｓｉに受けたシリアルデータをタイミング
ジェネレータ８の指示を受けて所定タイミングでシフト
レジスタ９に取り込み、取り込んだデータをパラレルデ
ータ出力端子０１　、０２　、・・・・・・・・・Ｑｎ
に出力し、前記データ処理部５に与えている。

本例で示されるように、一般に、データ伝送装置では送
信部２のパラレルデータ入力端子１＋。

１２、・・・・・・・・・Ｉｎは、受信部４のパラレル
データ出力端子０＋　、０２　、・・・・・・・・・Ｑ
ｎと１対１の関係に対応していることになる。

なお、送信部２のタイミングジェネレータ６と受信部４
のタイミングジェネレータ８と同期をとる方式として、
この例では受信部４側のタイミングジェネレータ８が伝
送信号を見ていてデーター送信が始まったことを判別し
て動作し始める方式を述べているが、他の方式としてタ
イミングジェネレータ同士を結ぶクロックラインを用い
るものもある。

又、伝送データのビット内にスタートビットやストップ
ビット、或いはパリティビットを付加することもあるが
、これらビットはデータ伝送装置のシステム構成内容に
より適宜付加されるものである。

しかしながら、このような従来のデータ伝送装置にあっ
ては、複数ビットのデータの伝送順列が固定的であった
ため、故障、例えばデーター作成部１でスイッチを押し
たにもかかわらずデータ処理部５が動作しないビットが
あったような場合、送信部２側が故障しているのか受信
部４側が故障しているのかわからないという問題点があ
った。

即ち、例えば、今ｎピットのパラレルデータの内、ｉビ
ット目のデータ伝送に不調が生じた、つまり、データ作
成部１でｉビット目のデータを変更したにも拘わらずデ
ータ処理部５側には何ら信号変化が現われないような場
合を考えると、ｉビット目のデータの送信作業が不良な
のか、あるいはｉビット目のデータの受信作業が不良な
のか解らないのである。

従って、この例のような故障が生じた場合には送信部２
、次いで受信部４の如く順次の点検を必要とし、直接故
障部位を点検することができなかったのである。

因みに、送信部２又は受信部４はそれぞれユニット化さ
れとが多いのであるが、このようにユニット化されたデ
ータ伝送装置で故障が発生した場合には、従来は送信側
ユニット、受信側ユニットのどちらが故障しているのか
わからないので、両ユニットを同時に交換してしまうか
、或いは、一方のみを交換し、それで故障が直らなりれ
ば他方を交換する等の作業が行われている。しかし、両
ユニットを同時に交換してしまう場合には経済的に無駄
が生ずるし、片方づつ交換してみる場合には多くの手間
と時間を要することになる。

［発明の目的］ この発明は上記問題点を改善し、故障部位を容易に知る
ことができるデータ伝送装置を提供することを目的とす
る。

［発明の概要］ 上記目的を達成するためにこの発明では、データ作成部
で作成された複数ビットのパラレルデータを少なくとも
２種の順列でデータ処理部に伝送するデータ伝送回路と
、伝送異常時に前記順列を切換可能の転送順切換回路と
、を有せしめてデータ伝送装置を構成し、故障時に、伝
送順列を変更することで送信部のパラレルデータ入力端
子と受信部のパラレルデータ出力端子の対応関係を変更
し、所定ビットの動作状態を確認してみることで故障部
位を知るようにした。

［実滴例の説明］ 以下、この発明について３実施例を挙げ順次説明する。

（第１実施例） 第１図及び第２図はこの発明の第１実施例を示す送信部
の回路図及びその作用の説明図である。

第１図は送信部２ａのみを示しているが、この送信部２
ａは第６図に示した受信部４と接続され、全体的には第
５図に示したものと同様のシステム構成となる。

送信部２ａは第６図で示したと同様のタイミングジェネ
レータ６、シフトレジスタ７を有しており、又、パラレ
ルデータ入力端子ｒ＋　、Ｉ２　、・・・・・・・・・
１口と、シリアルデータ出力端子ＳＯとを有している。

そして、本例では、前記パラレルデータ入力端子Ｉｔ　
、　　１２　、・・・・・・・・・ｉｎと前記シフトレ
ジスタ７との間に設けた送信類切換回路１ｏと、この回
路を切換操作する切換スイッチＳＷとを有している。

送信類切換回路１０は図示の状態ではパラレルデータ入
力端子１１．Ｉ２．・・・・・・・・・Ｉｎから入力さ
れるｎビットのデータＤ＋　、Ｄ２　、・・・・・・・
・・［）ｎをシフトレジスタ７に先頭ビットから順にＤ
＋　。

Ｄ２・・・・・・・・・Ｄｎの順で与えるが、切換スイ
ッチＳＷを作１）＋させた状態ではシフトレジスタ７の
先頭から順にＤ２　、Ｄ３・・・・・・・・・Ｄ＋の順
で与えることになる。即ち、送信類切換回路１０の作動
後のシフトレジスタ７のデータ順列０２　、Ｄ３・・・
・・・・・・Ｄｌは、元の順列Ｄ＋　、Ｄ２・・・・・
・・・・［）ｎと比べて順序を１だけ繰上げられた形と
なる。

パラレルデータ入力端子１＋　、Ｉ２・・・・・・・・
・Ｉｎと、パラレルデータ出力端子０１．０２・・・・
・・・・・Ｏｎの対応関係は第２図に示したようになる
。図には、送信類切換回路１０作動前の対応を２点鎖線
で、作動後の対応を実線で示している。

次にこの実施例の作用を説明する。

通常の正常状態では、送信類切換回路１０は作動されず
、送信部２ａのパラレルデータ入力端子から入力される
データＤ＋　、Ｄ２・・・・・・・・・［）ｎは、この
順列でシリアルデータ出力端子３ｏに出力され、第６図
に示した受信部４のパラレルデータの出力端子０＋　、
０２・・・・・・・・・Ｏｎに出力されることになる。

ところが、今、例えばパラレルデータ出力端子０２に現
われるデータが異常を来したとする。

この限りでは、受信部４（第６図参照）のパラレルデー
タ出力端子ｏ２に相当する受信部位が異常であるか、そ
れとも、送信部２ａのパラレル入力端子Ｉ２に相当する
送信部位が異常であるのか不明である。

そこで、このような場合切換スイッチＳＷを操作し送信
類切換回路１０を作動させるのである。

すると、送信部２ａのパラレルデータ入力端子Ｉ＋　、
１２・・・・・・・・・Ｉｎと、受信部４のパラレルデ
ータ出力端子（ｈ　、０２・・・・・・・・・Ｑｎの対
応関係は第２図に実線で示したようになる。

ここで、もし、送信部２ａのパラレルデータ入力端子Ｉ
２の側に異常が生じているとるならば、受信部４側のパ
ラレルデータ出力端子０１にも異常が現われるはずであ
る。又、もし、この状態で受信部４のパラレルデータ出
力端子０２の側に異常が生じているどするならば送信部
２ａ側のパラレルデータ入力端子■３にどのようなデー
タを入力しても受信部４のパラレル出力端子０２の側に
は異常が生じたままとなるはずである。

従って、パラレルデータ入力端子Ｉ２及びＩ３に、例え
ばこの端子１２．１３と接続されるスイッチを操作して
所定のデータ信号を与えてパラレルデータ出力端子０＋
　、０２に現われる信号状態を観察することにより、送
信部２ａ及び受信部４のうちいずれの部位に異常が生じ
ているのか判明できることになる。

そして、異常が生じている部位が判明できたなら、該当
ユニットを交換するか、或いは該当部分を点検修理すれ
ば良いことになる。

（第２実施例） 第３図は第２実施例を示すものである。

この例に示した送信部２ｂは第１図に示した送信類切換
回路１０を送信類切換回路１１に変更したものである。

この送信類切換回路１１はシフトレジスタ７とシリアル
データ出力端子ＳＯとの門に設けられ、シフトレジスタ
７とは先頭ビット及び次のどツ］−と接続されている。

そして、送信類切換回路１１は切換スイッチＳＷが操作
されていないときにはシフトレジスタ７の先頭ビットか
らＤ＋　、Ｄ２・・・・・・・・・Ｄｎの順でシリアル
データ出力端子ＤＯにシリアルデータを出力し、切換ス
イッチＳＷが操作されたときには次のビットからＤ２　
、Ｄ３・・・・・・・・・［）ｎ　、　Ｄ＋の順でシリ
アルデータ出力端子ＤＯにシリアルデータを出力する。

この実施例の作用は第２図で示した第１実施例のものと
同様である。

なお、本例では切換回路１１は先頭ビットを次のピッ］
〜と切換える例を示したが、その次の第２、第３・・・
・・・・・・のビットと切換えるようにしても、パラレ
ルデータ入力端子とパラレルデータ出力端子との対応関
係を変更することが可能である。。

（第３実施例） 第４図は第３実施例を示すものである。

この送信部２Ｃは第３図に示したシフトレジスタ７を双
方向シフトレジスタ７ａに変更すると共に、送信類切換
回路１１を送信類切換回路１２に変更している。

双方向シフトレジスタ７ａは切換スイッチＳＷが操作さ
れていないときは第１図、第３図で示したシフトレジス
タ７と同様の動作をするが、切換スイッチＳＷが操作さ
れたときには、逆方向に動作する。

送信類切換回路１２は双方向シフトレジスタ７ａとシリ
アルデータ出力端子ＳＯとの間に設けられ、双方向シフ
トレジスタ７ａとは先頭ビットと後端ビットとを切換え
可能に接続されている。

送信部２Ｃは切換スイッチＳＷが操作されていない場合
にはパラレルデータ入力端子１＋　、１２・・・・・・
・・・ｉｎからのデータＤ＋　、Ｄ２・・・・・・・・
・［ｉｎをＤ＋　、Ｄ２・・・・・・・・・［）ｎの順
でシリアルデータ出力端子ＳＯに出力し、切換スイッチ
ＳＷが操作された場合にはこの順序をＤｎ、［）ｎ−１
・・・・・・・・・Ｄ＋の順とする。

従って、この実施例でもパラレルデータ入力端子Ｉ＋　
、１２・・・・・・・・・ｌｎとパラレルデータ出力端
子０＋　、０２・・・・・・・・・Ｏｎとの対応を切換
スイッチＳＷの操作によって変更することが可能となり
、故障の現われたパラレルデータ出力端子に対応するパ
ラレルデ−タ出力端子に所定のデータ信号を与えてみる
ことで第２図で示したと同様にして故障部位を知ること
が可能である。

なお、以上の実施例では送信部内にパラレルデータの転
送順切換回路を設は伝送順列を切換える例を示したが、
パラレルデータの受信順切換回路を受信部内に設けるよ
うにし、この回路を切換スイッチで切換えるようにして
も良いことは勿論である。

［発明の効果］ この発明に係るデータ伝送装置では、送信部のパラレル
データ入力端子と受信部のパラレルデータ出力端子の対
応関係を切換スイッチの操作によって変更できるので、
切換スイッチ操作前後の対応関係から故障部位を即座に
知ることが可能となり、故障部位の修理交換が容易とな
る。

【図面の簡単な説明】

第１図はこの発明の第１実施例を示すデータ伝送装置の
送信部の回路図、第２図はその作用の説明図である。第
３図は第２実施例に係る送信部の回路図、第４図は第３
実施例に係る送信部の回路図である。 第５図及び第６図は従来例に係り、第５図はデータ伝送
装置の概要図、第６図はその詳細回路図を示している。 ２．２ａ　、２ｂ　、２ｃ　−・・送信部４・・・受信
部 ７・・・シフトレジスタ ７ａ・・・双方向シフトレジスタ １０．１１．１２・・・送信類切換回路ＳＷ・・・切換
スイッチ 特許出願人　　　　　日産自動車株式会社第　１　図　
（第１実垢、イ列） 第２　しｄ　（第１すＣ党注化イク’ｌ）第３　図　（
１２寅方答イ列） ｂ 第４　図　（茅３笑方巨イ列）

Claims (1)

【特許請求の範囲】
1. データ作成部で作成された複数ビットのパラレルデータ
   を少なくとも２種の順列でデータ処理部に伝送するデー
   タ伝送回路と、伝送異常時に前記順列を切換可能の伝送
   順切換回路と、を有して構成されるデータ伝送装置。