JPS6283670A - 交叉コイル形計器の制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、測定信号を整数としての比例する測定数値に
変換する変換器と、測定数値から交叉コイル形計器に加
えられる電流を発生するドライバを備えた制御論理回路
とを備えた、測定信号例えば測定周波数に依存して交叉
コイル形計器を制御する装置に関する。

従来技術 交叉コイル形計器は、電気量でない大きさ、例えば車輛
の速度の指示にも、この計器の公知の利点を活かして利
用することができろ。この公知の利点として、安価な製
造コスト、全指示領域に亘ってほぼ一定の高い調整力、
および４象限に亘りうる大きな指示領域が挙げられる。

しかし交叉コイル形計器には、固有制動が僅かであると
いう欠点があり、これが、強く変動する測定信号により
捕捉検出される測定量の指示に悪影響を及ぼす。

殊に、オツトー機関の回転数を、点火パルスから導出さ
れる測定周波数を用いて測定すべきとき困難が生ずる。

この測定周波数は短時間の強い変動を来たし、この変動
はオツトー機関の１回転中に起こるアンバランス、およ
び／ｆ：たは点火時期のずれによって生じ得る。

点火パルスから導出された測定周波数に基づいて回転数
測定を行う場合のように、測定周波数を比例する測定数
値に変換する電子的変換器が設けられ且つ測定数値から
交叉コイル形計器に加えられる電流を形成するドライバ
を備えた制御論理回路を用いろとき、測定信号の障害と
なる変動がほとんど抑えられずにそのまま指示されてし
まう。

測定周波数ひいてはオツトーモータの回転数に比例する
測定数値の形成のために変換器は測定周波数の周期測定
回路と後続の除算器とから構成することができる。除算
器を用いて形成された測定数値は制御論理回路に供給さ
れ、制御論理回路は各測定数値に対して２つの、交叉コ
イル形計器の通常の２つのコイルに供給可能な電流を発
生し、この電流の大きさが、測定信号（この場合測定周
波数）ないし測定数値に比例する指示針の振れの生じる
大きさとなっている。

測定信号から交叉コイル形計器に加わる電流を１つの関
数に従って、即ち測定信号に比例する指示針の振れを大
きな角度に亘って形成するという関数に従って発生する
ために、場合により測定周波数も処理することができる
装置を用いることは公知である（ドイツ連邦共和国特許
出願公開筒３００３１５１号公報）。この装置は、タコ
レジスタと記憶レジスタと、記憶レジスタに後置接続さ
れた変換器としてのインバータとを備えたディジタル周
波数測定器を有している。特別な点は、変換器に、記憶
レジスタに記憶されている下位の７ビント、２°〜２６
が供給されることである。変換器は出力信号発生用の関
数発生器に信号を供給し、その出力信号は供給された信
号の正接関数として、多数の区切られた交叉コイル形計
器指示領域のうちの各々１つの領域において変化する。

関数発生器はデユティ−７アクタ発生器を介して制御論
理回路に信号を加え、制御論理回路は２つの指示器駆動
部を制御する。その際制御論理回路は記憶レジスタの上
位の６ビツトによって制御される。

制御論理回路は交叉コイル形計器の両コイルへの給電に
作用し、ひいてはこの計器の動作領域に作用する。同様
に制御論理回路は可変のデユティ−ファクタ電流を両コ
イルのうちの一方に供給し且つ他方のコイルに定電流を
供給する。

上記の装置では、変換器ならびにドライバを備えた制御
論理回路を用いて測定信号としての測定周波数から交叉
コイル形計器に加えられる電流を詳細にはどのようにし
て発生させるかに関係なく、測定周波数変動の妨害作用
が全くそのまま影響する。なぜなら上記の関数群は、単
に測定信号と指示針との間の比例関係を作るためにのみ
用いられるからである。

従って公知の交叉コイル形計器の制御装置は大きく変動
する測定信号の指示、殊にオツトー機関の回転数量の指
示のためには実際には全く用いることができなかった。

交叉コイル形計器を、その自己減衰の少なさにもかかわ
らず、オツトー機関の測定周波数のような強く妨害され
る測定信号を用いて検出される測定量の指示に使用でき
るようにするため、先ず、ドライバから発生される電流
（これを交叉コイル形計器゛に加える）をフィルタを用
いて平滑化することが提案された。しかしこの方法には
、各フィルタに対し少なくとも１つの比較的高歯なバイ
ポーラ形コンデンサを設けなければならないという欠点
がある。またこの方法はコンデンサないしフィルタが構
造上大きい点で不利である。以上の欠点は、交叉コイル
形計器に供給される両電流の各々に平滑手段が設けられ
るため、平滑手段のためのコストとスペースが２倍にな
るが故になおさらである。さらに、コンデンサの老朽化
によって精度の低減が起きることがある。

本発明の目的は、強く妨害されたないしは変動した測定
信号により表わされる測定量でもはっきりと読取れるよ
うな、即ち測定量が安定に正確に指示されるような、冒
頭に述べた形式の測定信号に依存して交叉コイル形計器
を制御する装置を提供することにある。

問題点を解決するための手段 この目的は信号測定装置中の変換器と制御論理回路との
間に２次のディジタル遅延素子（ＰＴ２素子）が設けら
れており、該ディジタル遅延素子は、測定数値の整数分
解の際に生ずる剰余値の剰余値処理のための、剰余値記
憶装置を含む装置を備えているようにすることによって
達成される。

実施例 次に本発明の実施例を図面に基づき詳細に説明する。

第１図において１は周期長測定用回路装置が示されてお
り、この装置の入力側２に測定周波数ｆＭｅｓｓが供給
される。回路装置１において周期的にサンプリングされ
た測定周波数が例えば固定的クロック周波数を用いて周
期長を計数することにより測定周波数の逆数に変換され
る。

この周波数から、やはり測定周波数に比例する測定数値
を形成するため、この数が除算器３に供給される。

従って周期長測定用回路装置１と除算器３とで、測定周
波数を比例する測定数値に変換する変換器が構成されて
いる。測定数値は、最小の数が２°の２進数を用いて整
数として示される。

この測定数値は２次のディジタル遅延素子（ＰＴ２素子
）４に供給される。この素子におい。

て測定信号の望ましくない短時間のノイズが濾波される
。２次のディジタル遅延素子の回路定数決定の際、障害
が、測定量の変化の周波数より高い周波数を有すること
が前提となっている。

ディジタル遅延素子により比較的急峻なフィルタ特性が
障害からの影響を十分少は難いようにして達成される。

このようにして修正された測定数値は制御論理回路５に
供給され、この論理回路は通常測定数値から２つの電流
を発生し、これらの電流が導線６〜９を介して交叉コイ
ル形計器１０の図示されていないコイルに供、給される
。

交叉コイル形計器１０を用いて指示される値は従って調
整された状態で入力側２の測定周波数に比例し、しかも
測定周波数の妨害的変動も測定周波数の僅かな変動も指
示されない。つまり指示は、正確で静止しており、正し
く読み取れる。

このために設けられている２次のデイジタル遅延素子（
ＰＴ２Ｔ２素子、詳しくは主に２つのの遅延素子（ＰＴ
１素子）から構成されている。

このような剰余値処理回路を備えたＰＴ１素子を第２図
に示す。

つまり第２図に示された１次のディジタル遅延素子は、
第３図のような２次の２段式ディジタル遅延素子の１つ
の段を成している。

１次のディジタル遅延素子は、ＡＮＤデート１３とｏＲ
ｒ−ト１４とを介してレジスタ１５に導びかれているル
ープ１２を介して複数回７Ｊｆｌ算を行うための加算器
１１を有している。レジスタの出力側は加算器の第１の
入力側１６′に接続されている。レジスタ１５にはさら
にＡＮＤ　’Ｆ’−ト１６と０Ｒ）ｆ−ト１４とを介し
て２進測定値のａｍが供給可能である。

加算器出力側１１の出力側は別のＡＮＤ　ｒ　−ト１７
を介してシフトレジスタ１８と接続されている。シフト
レジスタの出力側からは剰余値レジスタ２０ならびに先
行値レジスタ２１へと導線１９が導びかれている。両レ
ジスタの各々は出力側が各１つのＡＮＤデート２２ない
し２３と１つの共通の○Ｒｒ−ト２４とを介しての口算
器の第２の入力側に接続されている。

シフトレジスタ１８の出力側からは別の接続線が中間記
憶装置２６を介して出力側ａｚｎに導びかれており、こ
の出力側から減衰の中間値が送出される。

この１次のディジタル遅延素子はプログラム制御装置２
γにより自動的に連続するラン（実行）で制御される。

その際、１つのランの間に多重（複数回）加算が行なわ
れ、各ランの終りにシフトレジスタにおける除算が行な
われる。

このため、プログラム制御装置は殊にＡＮＤケ９−）１
３，１６．１７ならびに全レジスタに作用する。

これにより１次のディジタル遅延素子は、測定値ａｍと
先行するランの間に算定された減衰の中間値ａＺｎ−，
ならびに剰余値Ｒ１ｎ−１と減衰定数制動率ｄとから成
る次の式に従って、減衰の中間値ａ２　　ないし剰余値
Ｒ１ｎを算定する。即ち ａＺｎ−１”（ｄ−１）　＋ＲＩＨ−１＋ａｍａＺｎ　
Ｊ　Ｒ１ｎ＝＝　　　’、＋　　　ｄ次に詳しいプログ
ラム過程について説明する。

先ず第３図から分かるように、そこに示されている２次
のディジタル遅延素子は第２図の１次の遅延素子段を２
つ継続接続したものから成る。第１の段は第３図におい
て２８で示され、第２の段は２９で示されている。所属
のプログラム制御装置３０は、第２図のプログラム制御
装置２γと同様に１つの段に対して構成されている。減
衰の中間値ａ　ｚｎのための第１の段の出力側は同時に
第２の段の入力側を成している。

第２の段の出力側には指示値・ａＡｎが現われる。

この指示値は第１図に示す制御論理回路５に供給される
。

第３図に示された第２の段２９は、基本的に第１の段と
同じく次式の関係を形成する。

即ち： なおこの式において’　Ｒ２Ｈ−１は先行するランｎ−
１の間に算定された第２の段の剰余値、ａＡｎ−１は先
行するランｎ−１の間に算定された指示値である。

減衰ｄ＝４と仮定すると、２進２ビツト語（実際には１
０ビット語が用いられる）ＶＣ対して次表のような値が
２次の２段ディゾタル遅延素子において算定される。

表において、左欄のｎは各ランの順番を示しその右隣り
の欄には測定値ａｍが示され、その際ａｍは８つのプロ
グラム過程において一定であり、その右隣りの３．５つ
の欄には第１の段にて形成される値が示され、最後の６
つの欄には第２の段にて形成される値が示されている。

第１の段の動作に対して先ず、プログラム制御装置が過
程ｎ＝０のときにスタートすることが前提となっている
。この時点で既に先行値レジスタ２１には値Ｏが記憶さ
れ（おり、剰余値レジスタ２０は値、００を有する。（
ここで注ｔｊべぎは、剰余値Ｒ１およびＲ２が小数点以
下の桁であることである。）レジスタ１５にはこの時点
で測定値ａｍ＝０１が記憶されている。加算器はこのと
き先ず和ａ（１＋　ａｚｎ−１を計算し、この算出され
た値に先行値ａ　Ｚｎ−０を複数回、積ａ　ｚ　ｎ−□
・６に達するまで加算する。先行するプログラム周期に
おいて達した剰余値Ｒｎ−１も同時にいっしょに加算さ
れる。しかしこの剰余値は別の実施例において別個［７
１０算するようにしてもよい。いずれにせよ、シフトレ
ジスタ１８において上記のような多重力ｐ算の後に、値
ａｚ１１−０・６＋Ｒ１ｎ−０＋ａｍが得られ、この値
が右側にシフトされることによりｄ＝４で分割される。

即ちこの値はシフトレジスタによって２回右側にシフト
される。これにより０番目のランの終りに減衰の中間値
ａ７．ｎ＝００と剰余値Ｒ１＝０１とが得られる。これ
らの値が供給される第２の段２９は、そこから指示値ａ
Ａｎ＝００と第２の段の剰余値Ｒ２＝ＯＯとを計算し、
その際先行する過程の指示値ａＡｎ−□はやはり００で
ある。

次のランｎ＝１に対しては、指示値ａ、Ｌｎ−１＝００
で第１の段の剰余値が１０に等しい。このような過程が
、４番目のラン（ｎ　＝　３　）以後に減衰の中間値ａ
ｚｎ”　０１が測定値ａｍＶＣ達するまで同様にして繰
返される。しかしその際第２の段は初めて剰余値Ｒ３＝
０１を算定する。ｎ＝６になってから、つまり第７番目
のラン以後、指示値ａＡｎ＝　０１が測定値の値となる
。

重要なのは、これらのランの間に妨害パルスが生じた場
合にのみ指示値が同様に変化し、他方比較的短い妨害パ
ルスの場合にはその影響が平均化されるということであ
る。その際有利なことは、その後で初めて第２の段の出
力側に１回指示値が生ずることであり、この指示値は連
続的に測定値に応じて正しい方向に変化する、つまり又
又コイル形計器の指示針位置がほとんど撮れなく決めら
れる。

効果 本発明の本質は、測定信号の妨害的変動を、この測定信
号を変換器により比例する測定数値に変換することで除
去し、それから制御論理回路に測定数値を加えるという
ことにある。これにより、ドライバを有する制御論理回
路により交叉コイル形計器に加えるべき電流が既に平滑
化されて発生される。本発明により設けられる２次のデ
ィジタル遅延素子（ｐ’ｒ２素子）により測定数値の妨
害的変動が短時間にほとんど除去され、しかも測定量の
変化とそれを表示する交叉コイル形計器の針の振れとの
間にさほど太きな遅延が生じない。交叉コイル形計器の
制御のための全装置の精度は全く保持される。というの
は、２次の遅延の形成しための測定数値のディジタル処
理の際に、測定数値の整数での分割の時に生ずる剰余値
が剰余値記憶装置を用いて検出され、測定数値の処理に
関連づけられるからである。その際、測定数値がいずれ
の場合本の整数を変換器を用いて発生し、制御論理回路
で処理するようになっている。２次の遅延をディジタル
に形成するが故に、交叉コイル形計器に供給すべき電流
の平滑手段のための高いコストまたは交叉コイル形計器
自体の構造上や制動。

処置を省くことができ、その際後者の処置は、不所望に
惰性の強い、非周期的な指示特性の原因となることがあ
るものである。

実施態様項記載の構成により、回路技術上のコストが極
めて低減される。

【図面の簡単な説明】

第１図は、交叉コイル形計器を測定周波数に依存して制
御する装置の全体的ブロック回路図、第２図は１次のデ
ィジタル遅延素子（ＰＴ１素子）のブロック回路図、第
３図は第１図における減衰装置を形成する２次のディジ
タル遅延素子のブロック回路図である。 １．３・・・変換器、４・・・２次のディジタル遅延素
子、５・・・制御論理回路、２０・・・剰余値レジスタ
、２１・・・先行値レジスタ、２８．２９・・・１次の
ディジタル遅延素子。 ＦＩＧ、　１

Claims (1)

1. 【特許請求の範囲】 １、測定信号を整数としての比例する測定数値に変換す
   る変換器と、測定数値から交叉コイル形計器に加えられ
   る電流を発生するドライバを備えた制御論理回路とを備
   えた、測定信号に依存して交叉コイル形計器を制御する
   装置において、信号測定装置中の変換器（１、３）と制
   御論理回路（５）との間に２次のディジタル遅延素子（
   ＰＴ＿２素子４）が設けられており、該ディジタル遅延
   素子は、測定数値の整数での分割の際に生ずる剰余値の
   剰余値処理のための、剰余値記憶装置（２０）を含む装
   置（２０、２２）を備えていることを特徴とする交叉コ
   イル形計器の制御装置。 ２、２次のディジタル遅延素子（４）が実質的に、各々
   １つの剰余値記憶装置を備えた、２つの互いに継続接続
   された１次のディジタル遅延素子（ＰＴ＿１素子２８、
   ２９）から成る特許請求の範囲第１項記載の交叉コイル
   形計器の制御装置。 ３、両１次のディジタル遅延素子（２８、２９）が各々
   、多重加算のための加算器（１１）と該加算器の第１入
   力側（１６′）に接続された、２進測定値（ａ＿ｍ）用
   ないし前置接続された１次のディジタル遅延素子におい
   て算定された減衰の中間値（ａ＿ｚ＿＿ｎ）用のレジス
   タ（１５）と、前記加算器の出力側に接続されていて加
   算器により加算された１つの２進値を書込可能なシフト
   レジスタ（１８）とを備えており、該シフトレジスタに
   おいて書込まれた２進値は除算を行うためにシフト可能
   であり且つシフトレジスタから、シフトされた２進値を
   先行値レジスタ（２１）と剰余値レジスタ （２０）とを介して前記加算器の第２入力側（２５）に
   帰還接続可能であり、さらにこれらの構成素子は１つの
   プログラム制御装置 （２７ないし３０）によつて、自動連続する各ラン（実
   行）における多重加算および連続シフトのために制御可
   能である特許請求の範囲第１項または第２項記載の交叉
   コイル形計器の制御装置。 ４、２次の遅延素子（２８、２９）および剰余値処理装
   置が１つのＩＣユニットにより構成されており、該ＩＣ
   ユニットに変換器（１、３）および制御論理回路（５）
   も含まれている特許請求の範囲第１項から第３項までの
   いずれか１項記載の交叉コイル形の制御装置。