JPS6283786A - 画面メモリデ−タ書込方式 - Google Patents
画面メモリデ−タ書込方式Info
- Publication number
- JPS6283786A JPS6283786A JP60224098A JP22409885A JPS6283786A JP S6283786 A JPS6283786 A JP S6283786A JP 60224098 A JP60224098 A JP 60224098A JP 22409885 A JP22409885 A JP 22409885A JP S6283786 A JPS6283786 A JP S6283786A
- Authority
- JP
- Japan
- Prior art keywords
- data
- screen memory
- bit position
- bit
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
- Image Processing (AREA)
- Memory System (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
本発明は処理装置（ＣＰＵ）の制御下にバイトまたはワ
ード単位のデータを格納する画面メモリの所望のビット
位置よりデータを誓込みたい場合、所望のビット位置情
報を入力しその該当するアドレスのバイトまたはワード
におけるビットシフト数をリングシフトカウンタで回転
させ、該回転されたデータを画面メモリのビット位置に
該当するバイトまたはワードに送るように制御するもの
である。これにより、従来の１ビツト苑シフトして所望
ビット位置を設定するのに対し、高速膏込みが可能とな
る。
ード単位のデータを格納する画面メモリの所望のビット
位置よりデータを誓込みたい場合、所望のビット位置情
報を入力しその該当するアドレスのバイトまたはワード
におけるビットシフト数をリングシフトカウンタで回転
させ、該回転されたデータを画面メモリのビット位置に
該当するバイトまたはワードに送るように制御するもの
である。これにより、従来の１ビツト苑シフトして所望
ビット位置を設定するのに対し、高速膏込みが可能とな
る。
本発明はバイトまたはワード単位の画面メモリの所望の
ビット位置よυデータを書込む画面メモリデータ書込方
式に関するものである。
ビット位置よυデータを書込む画面メモリデータ書込方
式に関するものである。
従来、第６図の従来例の画面メモリ１に示すように、バ
イト（８ビツト）またはワード（１６ビツト）２を一括
して１表示時間にアクセスする方式が多用されている。
イト（８ビツト）またはワード（１６ビツト）２を一括
して１表示時間にアクセスする方式が多用されている。
この場合アドレスはバイトマたはワード単位で付されて
いるから、この単位毎に書込まれ、読出し表示される場
合には同等支障はない。
いるから、この単位毎に書込まれ、読出し表示される場
合には同等支障はない。
これに対し、曹込みデータを所望のビット位置から誓込
みたい場合、たとえば同図（α）のワード２′のビット
シフト位置■に薔込みたい時には、同図（ｂ）の動作の
流れ図に示す手Ｉ＠にとらなければならない。すなわち
、ＣＰＵがバイトまたはワードのデータ金リードした後
、書込部を“Ｏ″すなわちマスクを行ない所望ビット位
置に合致するようにライトデータをシフトする。そして
前に残っているリードデータとシフトされたライトデー
タの論理和（０几）をとシ画面メモリの書込領域に査込
む。
みたい場合、たとえば同図（α）のワード２′のビット
シフト位置■に薔込みたい時には、同図（ｂ）の動作の
流れ図に示す手Ｉ＠にとらなければならない。すなわち
、ＣＰＵがバイトまたはワードのデータ金リードした後
、書込部を“Ｏ″すなわちマスクを行ない所望ビット位
置に合致するようにライトデータをシフトする。そして
前に残っているリードデータとシフトされたライトデー
タの論理和（０几）をとシ画面メモリの書込領域に査込
む。
以上の手順はソフトウェアを用いて実現できるが、同図
（Ｃ）は要部ｔハードウェアを用いて時間短縮を図った
ものでるる。
（Ｃ）は要部ｔハードウェアを用いて時間短縮を図った
ものでるる。
同Ｎ （Ｃ）において、処理装置（ＣＰＵ）２の制御下
に、主バス３を介して外部からバイトまたはワードの書
込データをシフトレジスタ５に一旦格納し、ＣＰＵ２か
らのコマンドによシシ７トクロック発生回路６よυクロ
ックをシフトレジスタ５に与え、この内容をビットマス
ク／ビットセット回路８に送シ、蓄込みビット位置制御
を行なう。すなわち、該回路８において、シフトクロッ
クに応じてゲート制御７からの制御により書込部を０′
にして所定ビット数だけマスク（ライトしない）し、所
定ビット位置からセット（ライト）する。この手順は１
ビツト宛シフトして順次行なわれる。このようにして、
セットされた書込データがレジスタ９に移され、画面メ
モリ１に書込む。
に、主バス３を介して外部からバイトまたはワードの書
込データをシフトレジスタ５に一旦格納し、ＣＰＵ２か
らのコマンドによシシ７トクロック発生回路６よυクロ
ックをシフトレジスタ５に与え、この内容をビットマス
ク／ビットセット回路８に送シ、蓄込みビット位置制御
を行なう。すなわち、該回路８において、シフトクロッ
クに応じてゲート制御７からの制御により書込部を０′
にして所定ビット数だけマスク（ライトしない）し、所
定ビット位置からセット（ライト）する。この手順は１
ビツト宛シフトして順次行なわれる。このようにして、
セットされた書込データがレジスタ９に移され、画面メ
モリ１に書込む。
この方式であると、マスクして所定ビット数だけシフト
ｆ！：Ｉ＆返した後、所定ビット位置から１ピツト宛ラ
イトするという煩雑な手順をとっていた。
ｆ！：Ｉ＆返した後、所定ビット位置から１ピツト宛ラ
イトするという煩雑な手順をとっていた。
本発明の目的は画面メモリの所望のビット位置よシデー
タを蕾込みたい場合、所望のビット位置情報の入力によ
シ自動的にそのビット位置から連続書込みできる画面メ
モリデータ書込方式を提供することにある。
タを蕾込みたい場合、所望のビット位置情報の入力によ
シ自動的にそのビット位置から連続書込みできる画面メ
モリデータ書込方式を提供することにある。
前記目的を達成するため、本発明においては、バイトま
たはワード単位のデータを格納する画面メモリの所望の
ビット位置よりデータ全書込みたい場合、所望のビット
位置情報を入力し該当するバイトまたはワードのビット
位置までのビットシフト数を発生する手段と、書込デー
タを入力し前記ビットシフト数に応じてデータを回転さ
せるリングシフトカウンタとを具え、該回転されたデー
タ’に画面メモリの該当するバイトまたはワードに送シ
★込可能ビットのみ書込む。
たはワード単位のデータを格納する画面メモリの所望の
ビット位置よりデータ全書込みたい場合、所望のビット
位置情報を入力し該当するバイトまたはワードのビット
位置までのビットシフト数を発生する手段と、書込デー
タを入力し前記ビットシフト数に応じてデータを回転さ
せるリングシフトカウンタとを具え、該回転されたデー
タ’に画面メモリの該当するバイトまたはワードに送シ
★込可能ビットのみ書込む。
上記構成により、所望のビット位置情報を入力し、その
該当するアドレスで指定されたバスまたはワード内での
ビットシフト数をリングシフトカウンタで回転して画面
メモリをアクセスし、自動的に所望のビット位置からデ
ータの連続書込みを行なうことができるものである。こ
れにより従来の１ビツト宛シフトする従来方式に比し高
速釜込みが可能となる。
該当するアドレスで指定されたバスまたはワード内での
ビットシフト数をリングシフトカウンタで回転して画面
メモリをアクセスし、自動的に所望のビット位置からデ
ータの連続書込みを行なうことができるものである。こ
れにより従来の１ビツト宛シフトする従来方式に比し高
速釜込みが可能となる。
第１図は本発明の実施例の構成説明図である。
同図において、処理装置（ＣＰＵ）２の制御下に、主バ
ス３を介して外部からワード（１６ビツト）の書込デー
タをデータレジスタ１１に、書込座標（ビット位置）を
書込座標レジスタ１２に一旦格納する。
ス３を介して外部からワード（１６ビツト）の書込デー
タをデータレジスタ１１に、書込座標（ビット位置）を
書込座標レジスタ１２に一旦格納する。
そして最初のアドレスの書込データをリングシフトカウ
ンタ１３に送る。これに対応し、書込座標をビット位置
情報発生回路１４に送シ、その属するワードアドレスと
指定ビット位置までのビットシフト数を発生し、このシ
フトクロックをリングシフトカウンタ１６に送り、対応
する書込データを指定ビット位Ｐ！ｉまで回転させる。
ンタ１３に送る。これに対応し、書込座標をビット位置
情報発生回路１４に送シ、その属するワードアドレスと
指定ビット位置までのビットシフト数を発生し、このシ
フトクロックをリングシフトカウンタ１６に送り、対応
する書込データを指定ビット位Ｐ！ｉまで回転させる。
−万、ビット位置情報発生回路１４からの指定ビット位
置が書込制御回路１５に送られる。リングシフトカウン
タ１６で回転されたデータは画面メモリ１に送られ、書
込制御回路１５によυ膏込部に対し書込制御され、書込
可能ビットのみが書込まれる。その後連続書込みが可能
なように、上記書込部に書込まれなかったデータは、リ
ングシフトカウンタによシ次アドレスの位置にシフトす
る。そして上述と同じ手順を繰り返す。
置が書込制御回路１５に送られる。リングシフトカウン
タ１６で回転されたデータは画面メモリ１に送られ、書
込制御回路１５によυ膏込部に対し書込制御され、書込
可能ビットのみが書込まれる。その後連続書込みが可能
なように、上記書込部に書込まれなかったデータは、リ
ングシフトカウンタによシ次アドレスの位置にシフトす
る。そして上述と同じ手順を繰り返す。
第２図は第１図の実施例の要部であるビットシフトカウ
ンタの動作説明図である。
ンタの動作説明図である。
簡単のため、バイト（８ビツト）単位のデータに適用す
る場合は２倍の１６ビツトのシフトカウンタを用意し循
環できるように構成される。初期データ設定時はΔ印で
示すように＆９〜ＡＩ６にセットされる。そしてビット
位置情報発生回路１４よシのシフトクロックによシ、こ
の先頭から４ビツトクフトされ、書込可能ビット０印で
示すように墓１５〜黒１６にセットされる。これ以後は
循環してム１〜高牛に格納され、Ｘ印で示す次の書込デ
ータの４ビツトと共に次のアドレスのバイトの書込分に
充当される。
る場合は２倍の１６ビツトのシフトカウンタを用意し循
環できるように構成される。初期データ設定時はΔ印で
示すように＆９〜ＡＩ６にセットされる。そしてビット
位置情報発生回路１４よシのシフトクロックによシ、こ
の先頭から４ビツトクフトされ、書込可能ビット０印で
示すように墓１５〜黒１６にセットされる。これ以後は
循環してム１〜高牛に格納され、Ｘ印で示す次の書込デ
ータの４ビツトと共に次のアドレスのバイトの書込分に
充当される。
以上説明したように、本発明によれば、バイトまたはワ
ード単位のデータを格納する画面メモリの所望のビット
位置よシデータを誉込みたい場合、所望のビット位置情
報を入力しその該当するアドレスのバイトまたはワード
におけるビットシフト数ｔＶングカウンタで回転させ、
該回転されたデータを画面メモリのビット位置に該当す
るバイトまたはワードに送るように制御するものである
。
ード単位のデータを格納する画面メモリの所望のビット
位置よシデータを誉込みたい場合、所望のビット位置情
報を入力しその該当するアドレスのバイトまたはワード
におけるビットシフト数ｔＶングカウンタで回転させ、
該回転されたデータを画面メモリのビット位置に該当す
るバイトまたはワードに送るように制御するものである
。
これによυバイトまたはワード内のビットシフト数がハ
ードウェアにより自動的に設定されるから、従来のよう
に１ビット宛繰返しシフトする手順が省かれるから高速
化を容易に実現することが可能となるものである。
ードウェアにより自動的に設定されるから、従来のよう
に１ビット宛繰返しシフトする手順が省かれるから高速
化を容易に実現することが可能となるものである。
第１図は本発明の実施例の構成説明図、第２図はリング
シフトカウンタの説明図、第３図（ａ）〜（ｃ）は従来
例の説明図であり、図中、１は画面メモリ、１０はＣＰ
Ｕ、 １１はデータレジスタ、１２は書込座標レジス
タ、１６はリングシフトカウンタ、１４はビット位置情
報発生回路、１５は書込制御回路を示す。
シフトカウンタの説明図、第３図（ａ）〜（ｃ）は従来
例の説明図であり、図中、１は画面メモリ、１０はＣＰ
Ｕ、 １１はデータレジスタ、１２は書込座標レジス
タ、１６はリングシフトカウンタ、１４はビット位置情
報発生回路、１５は書込制御回路を示す。
Claims (1)
- バイトまたはワード単位のデータを格納する画面メモリ
の所望のビット位置よりデータを書込む画面メモリデー
タ書込方式において、所望のビット位置情報を入力し該
当するバイトまたはワードのビット位置までのビットシ
フト数を発生する手段と、書込データを入力し前記ビッ
トシフト数発生手段からのビットシフト数に応じてデー
タを回転させるリングシフトカウンタとを具え、該回転
されたデータを画面メモリのビット位置に該当するバイ
トまたはワードに送り書込可能ビットのみ書込み、以下
連続書込みを行なうように制御することを特徴とする画
面メモリデータ書込方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60224098A JPS6283786A (ja) | 1985-10-08 | 1985-10-08 | 画面メモリデ−タ書込方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60224098A JPS6283786A (ja) | 1985-10-08 | 1985-10-08 | 画面メモリデ−タ書込方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6283786A true JPS6283786A (ja) | 1987-04-17 |
Family
ID=16808510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60224098A Pending JPS6283786A (ja) | 1985-10-08 | 1985-10-08 | 画面メモリデ−タ書込方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6283786A (ja) |
-
1985
- 1985-10-08 JP JP60224098A patent/JPS6283786A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4882687A (en) | Pixel processor | |
| JPS6021092A (ja) | カラ−インデツクス変換方式 | |
| US4706213A (en) | Graphic memory system for interarea transfer of X-Y coordinate data | |
| JPS61252590A (ja) | 表示装置 | |
| JPS6283786A (ja) | 画面メモリデ−タ書込方式 | |
| JPS5952290A (ja) | ビデオｒａｍ書込み制御装置 | |
| US4988985A (en) | Method and apparatus for a self-clearing copy mode in a frame-buffer memory | |
| JPS5952291A (ja) | ビデオｒａｍ書込み制御装置 | |
| JPS6141186A (ja) | カラ−デ−タ同時書込み装置 | |
| JPH0474746B2 (ja) | ||
| JPH011075A (ja) | 画像処理装置 | |
| JPS6051748B2 (ja) | メモリ書き込み方式 | |
| JPS6111864A (ja) | デ−タ処理方式 | |
| JPS63251864A (ja) | 表示装置 | |
| JPH0640260B2 (ja) | 記憶装置 | |
| JPS60260988A (ja) | グラフイツク表示装置 | |
| JPS6198385A (ja) | 表示制御装置 | |
| JPS5840755B2 (ja) | 表示制御方式 | |
| JPS6331087A (ja) | メモリアクセス回路 | |
| JPS6032091A (ja) | 陰面処理方式 | |
| JPH04148284A (ja) | ディジタル描画装置 | |
| JPS6134156B2 (ja) | ||
| JPS6150193A (ja) | 表示制御方式 | |
| JPH039395A (ja) | マルチウィンドウ回路 | |
| JPS60151766A (ja) | 共有メモリアクセス方式 |