JPS6284361A - 計算機のバスシステム - Google Patents

計算機のバスシステム

Info

Publication number
JPS6284361A
JPS6284361A JP60223768A JP22376885A JPS6284361A JP S6284361 A JPS6284361 A JP S6284361A JP 60223768 A JP60223768 A JP 60223768A JP 22376885 A JP22376885 A JP 22376885A JP S6284361 A JPS6284361 A JP S6284361A
Authority
JP
Japan
Prior art keywords
module
input
output
modules
interrupt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60223768A
Other languages
English (en)
Other versions
JPH0462084B2 (ja
Inventor
Yutaka Miura
豊 三浦
Kenji Takahashi
健次 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP60223768A priority Critical patent/JPS6284361A/ja
Publication of JPS6284361A publication Critical patent/JPS6284361A/ja
Publication of JPH0462084B2 publication Critical patent/JPH0462084B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Mounting Of Printed Circuit Boards And The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明はモジュール増設が容易な計算機のバスシステム
に係わる。
〈従来の技術〉 計算機を構成するバスシステムは、CPU、メモリ、基
本人出力及びオプション入出力等の機能をもつ各モジュ
ールを共通なバスラインによって仕種組合せて、削算機
を構成している。このような計1mのモジュール実装部
の背後のバスライン構成を第2図に示す。第2図におい
てMlはCPUモジュール、Mlはメモリモジュール、
M3は入出カモジュール、M4.M5・・・は其の他の
入用カモジュール、B1. B2 、 B31. B3
2.833゜834は各モジュールの背後でモジュール
間を結線するバスラインである。
第3図は、これらモジュール実装部のモジュール配列の
前面の状態を示す。第3図に示すように各モジュールM
1.M2・・・はモジュールを収容する架台の奥部に配
列されたコネクタ11.12・・・と、これらのコネク
タ11.12・・・に挿着されるCPtJ、メモリ、入
出力の各種の機能回路を構成したプリント基板21.2
2・・・とから形成される。
入出カモジュールM3 、 M4 、・・・のプリンミ
ル基板23.24・・・には、コネクタと反対側の辺の
別のコネクタ31.32・・・を介して多心のケーブル
41.42・・・が導出して外部回路(図示せず)に結
合されている。
第2図及び第3図に示したような、Tt I’l iパ
スシステムにおいては、一段にデージ−チェーン方式と
呼ばれる割込みデータ授受方式で共通なバスラインを使
用して信号がCPUへ入出力される。デ−ジ−チェーン
方式では計算機バスシステムの何れかの入出カモジュー
ル例えば、入出カモジュールM4から割込みが掛けられ
たとすると、割込み信号aが入出カモジュールM4から
バスライン82(−送出されCPUモジュールM1に入
力される。
CPUモジュールM1は割込み信号aに対応して応答信
号すを返しバスラインB1を介して、どの入出カモジュ
ールから割込み信号aが発信されたかを調べる。バスラ
インB1は各モジュールの入力端子Iから割込み制御回
路Lnを経、出力端子Oを経て次のモジュールの入力端
子■へ次次に結線されている。また各モジュールの割込
み制御回路L2.L3・・・は、メモリモジュールM2
の場合は直結線路L2、入出カモジュールM3.M4・
・・の場合は割込み制御回路L3.L4・・・等からな
る。
割込み制御回路L3.L4・・・ではCPUからの応答
信号すに対応して自からが割込みを発していなかったら
、割込み制御回路により、隣接する他の入出カモジュー
ルへ応答信号すを受は渡し、もし白からのものでめった
ときは、この応答信号すに対応して、その入出カモジュ
ールが、この例では入出カモジュールM4が固有の信@
CをバスラインB31. B32.833.834を介
してCPUモージュールM1にそのモジュール固有のコ
ート化信号を送り、その入出カモジュールの割込みを知
らせる。
このようにデージ−チェーン方式では、割込み信号aに
対し、CPUモジュールM1からの応答信@bは各モジ
ュールをつなぐバスラインB1と各モジュールの入出力
端子I、Oを経由して伝送されるため、途中モジュール
に窄が必ってバスラインB1が中断されると、応答信号
すが中断されることが起る。このため、増設モジュール
は必ず第2図点線で示すように、モジュール実装範囲で
一方の側から相隣接して空を残さず、モジュールを増設
しなければならない。
〈発明が解決しようとする問題点〉 第2図に示す計算機を構成するバスシステムの前面は第
3図に示す様に、入出カモジュールM3゜M4・・・の
バスラインB1.B2・・・と反対側では、入出カモジ
ュールMa 、M4・・・は外部回路と結合する多心ケ
ーブル41.42・・・がコネクタ31゜32・・・を
介して接続されている。そのため、多く。
の入出カモジュールの前面ではこれらの多心ケーブルが
輻輳する。このため入出カモジュールの交換おるいは増
設が必要の場合、多心ケーブルが重り合い、コネクタ等
の脱着をヤリ替える必要が生じて極めて作業が煩雑にな
る。
本発明は従来技術のこのような難点に鑑みてなされたも
ので、計算機のバスシステムにおいて、オプション等で
新しいモジュールを増設する場合、既設の入出カモジュ
ールの入出力多心ケーブルを脱着せずにモジュールの増
設を容易に行なえるようにした計算機の新しいバスシス
テムを提供することを目的とする。
く問題点を解決するための手段〉 かかる目的を達成した本発明による計NBIのバスシス
テムは、割込み応答用バスラインが、中央にモジュール
実装空部を残して、モジュール増設ができるように配線
されていることを特徴とするもので必る。
〈実施例〉 本発明による計算機のバスシステムの一実tM例を図面
を参照しながら説明する。
第1図は本発明による計算機のバス構成を示す計算機モ
ジュール実装部背後の斜視図で必る。第1図において、
計算機本体を形成するCPUモジュールM1、メモリモ
ジュールM2及びメモリモジュールM3等はモジュール
実装範囲において、第1図中右側から順次配列されてい
る。しかし入出カモジュールM4.M5・・・はモジュ
ール実装範囲の一番左側から順次中央に向って配列され
ており、これらのモジュールに共通なバスラインB2゜
B31.832. B33. B34.等は従来のもの
と同様にモジュール配列の後ろに配線されている。しか
し本発明のバス構成ではオプション等で増設されるモジ
ュール実装空部を中央に残すように、入出カモジュール
は左側から順次増設されるようになっているため、割込
み信号aに対応したCPUモジ1−ルM1からの応答信
号すを伝達するバスラインB1はCPUモジュールM1
から一番左端の入出カモジュールM4の入力1へ接続し
、次いでモジュールM4.M5・・・と数次と入出カモ
ジュールの入出力端子1.0につながれている。従って
、ある入出カモジュールから割込み信@aによる割込み
がかけられた場合、割込み応答信号すはCPUモジュー
ルM1から端の入出カモジュールM4へ入力され、次い
でCPLJモジュールM1寄りの数次のモジュールへ伝
達される構成になっている。
従って、モジュール実装範囲に実装される入出カモジュ
ールは、第1図で、左側から右側へ順次にモジュールが
実装される。同様にメモリモジュールは右から左即ちC
PUモジュールに近い方から実装される。空部は中央に
残される。バスラインS1.82 、831.832.
833.834の一実施例の構成は第1図に示すように
モジュールを実装するコネクタの背後で接続されていて
、特にバスラインB1はCPUモジュールM1から左端
のモジュールに飛んでいる。従って本発明のものではモ
ジュール増設に際しては、左端側からM4.M5・・・
と実装される。従って、デージ−チェーン方式ではバス
ラインB2へ発信された割込み信号aに対応する応答信
号すは入出カモジュールをバスラインB1によって次々
と調べることができるとともに、入出カモジュールが左
端から実装して、空部が中央に残されるため、先に実装
された入出カモジュールの前面から導出される多心ケー
ブルが新たに増設されるモジュールの実装の際に邪魔に
ならず、従来の場合の如く、既設の多心ケーブルをコネ
クタから外す必要もなく、モジュール増設作業が極めて
容易に行なえるようになった。
〈発明の効果〉 本発明による計算機のバスシステムによれば、モジュー
ル実装範囲でのバスライン配線において、割込み応答信
号用バスラインが、中央部にモジュール実装空部を残し
て、モジ1−ル増設が行なえるように配線されているた
め、従来の場合の如く既設のモジュールと外部回路との
接続用多心ケーブルがモジュール増設に際し、邪魔にな
ることがなく極めて容易にモジュール増設ができるよう
になった。
【図面の簡単な説明】
第1図は本発明による計算機のバスシステムを示す斜視
図、第2図は従来の計算機のバスシステムを示す斜視図
、第3図は第2図に示すものの照面の状態を示す斜視図
である。 図面中、 Mi 、M2・・・はモジュール、B1・B2・831
・B32.833.834はバスライン、Ll、L2・
・・は割込み制御回路、11.12・・・はコネクタ、
21゜22・・・はプリント基板、31.32・・・は
]コネクタ41.42は多心ケーブルである。

Claims (1)

    【特許請求の範囲】
  1. 割込み応答信号用バスラインが、中央にモジュール実装
    空部を残して、モジュール増設ができるように配線され
    ていることを特徴とする計算機のバスシステム。
JP60223768A 1985-10-09 1985-10-09 計算機のバスシステム Granted JPS6284361A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60223768A JPS6284361A (ja) 1985-10-09 1985-10-09 計算機のバスシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60223768A JPS6284361A (ja) 1985-10-09 1985-10-09 計算機のバスシステム

Publications (2)

Publication Number Publication Date
JPS6284361A true JPS6284361A (ja) 1987-04-17
JPH0462084B2 JPH0462084B2 (ja) 1992-10-05

Family

ID=16803401

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60223768A Granted JPS6284361A (ja) 1985-10-09 1985-10-09 計算機のバスシステム

Country Status (1)

Country Link
JP (1) JPS6284361A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS605310A (ja) * 1983-06-23 1985-01-11 Fujitsu Ltd ユニツト搭載電気装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS605310A (ja) * 1983-06-23 1985-01-11 Fujitsu Ltd ユニツト搭載電気装置

Also Published As

Publication number Publication date
JPH0462084B2 (ja) 1992-10-05

Similar Documents

Publication Publication Date Title
US20110299316A1 (en) Memory module, method and memory system having the memory module
US4401351A (en) Expandable card cage
US5852725A (en) PCI/ISA bus single board computer card/CPU card and backplane using eisa bus connectors and eisa bus slots
US4954101A (en) Improved cable for coupling between data terminals and data sets
TW357467B (en) A dual-in-line universal serial bus connector
JP2001312333A (ja) 拡張性バス構造及びモジュール式測定機器
CA1227864A (en) Interrupt bus structure
US8131903B2 (en) Multi-channel memory connection system and method
CA2271905C (en) Digital signal processing apparatus
US20060080484A1 (en) System having a module adapted to be included in the system in place of a processor
JPS6284361A (ja) 計算機のバスシステム
US20090235009A1 (en) Video surveillance motherboard for host computer
US7064961B2 (en) Communication device
KR100564570B1 (ko) 고속 데이터를 전송하는 경로와 저속 데이터를 전송하는경로를 구비하는 메모리 모듈 및 이를 구비하는 메모리시스템
JPH06120636A (ja) 基板間接続構造
JPH054653U (ja) 端末アダプタ
JPS61166667A (ja) マルチプロセツサ−システム
JPH0723990Y2 (ja) 入出力処理装置のプリント板実装構造
JP2850790B2 (ja) 配線筐体を用いた配線システム
JPH11154296A (ja) インタフェース盤
JP2763343B2 (ja) 警報収集制御方式
JPS6160197A (ja) 信号伝送方式
JPS6345772A (ja) デユアルバス・システム実装方式
JPS5924326A (ja) プロセス用計算機と外部プロセスとの接続方式
JPS6123209A (ja) シ−ケンスコントロ−ラの数値制御装置用インタフエイス