JPS6284672A

JPS6284672A - ビデオプリンタ

Info

Publication number: JPS6284672A
Application number: JP60223558A
Authority: JP
Inventors: Satoru Yoshida; 哲吉田; Takashi Komata; 小俣　隆; Yasunori Kobori; 康功小堀
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1985-10-09
Filing date: 1985-10-09
Publication date: 1987-04-18

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は、ビデオ信号などのノ・−トコピー装置に係り
、データ伝送、データ処理に好適なビデオプリンタに関
する。

〔発明の背景〕

ラインヘッドを用いてビデオ画像をプリントする方法と
して、従来は特開昭５８−１２６１７５号公報に記載さ
れているように、ヘッドを画面に対して相対的に間欠移
動させながらプリントする方法が採られていた。この方
法はフレームメモリの読出しタイミングと無関係にプリ
ントするため、プリント時間を最小にできるという長所
があった。しかしヘッドへのデータ転送のタイミングや
擬似フレーム画の場合等における高画質処理を施こす場
合に対しては考慮されていなかった。

〔発明の目的〕

本発明の目的は、データ転送のタイミングやデータ処理
タイミングを安定に設定し、ラインメモリの数を最小限
にするとともに、データ処理による良好な画質のプリン
トが得られるビデオプリンタを提供することにある。

〔発明の概要〕

本発明は、フレームメモリに記憶された情報の転送タイ
ミング及びプリントタイミングなど全ての動作タイミン
グを垂直同期信号に一致させることＫより、１個のライ
ンメモリのみで１ライン分のデータの読出しと書込みを
可能とする。

さらにデータ転送期間のすき間を利用して。

高画質什のためのデータ処理操作も可能とする。

〔発明の実施例〕

以下０本発明の一実施例を第１図により説明する。第１
図において、１は信号処理部、２はフレームメモリ部、
３はラインメモリ部、４は信号変換手段、５はプリント
手段、６はシステムコントローラ、７はディジタル／ア
ナログ変換部（以下Ｄ／Ａ部と略す）、８はモニタであ
る。また信号処理部１はアナログ／ディジタル変換器１
２（以下Ａ／Ｄ変換器と略す）、同期信号分離手段１３
．同期信号発生手段１４．同期信号切換スイッチ１５に
より構成される。フレームメモＩＪ　ｍ　２はフレーム
メモリ２１．フレームメモリコントローラ２２で構成さ
れる。

次に動作を説明する。

フリーズ指令がシステムコントローラ６より出力される
と、同期信号切換スイッチ１５はｆａｌ側に切換えらね
る。信号入力端ｌｌに入力されたビデオ信号はＡ／Ｄ’
を換器１２によって遂次ディジタル情報に変換され、フ
レームメモリ部２へ出力される。サンプリングクロック
は本実施例では約１０．８ＭＨｚ（９３ｎｓ周期）に設
定されている。入力ビデオ信号より同期信号分離手段１
３により。

垂直同期信号ＶＤと水平同期信号ＨＤが抽出されて、フ
レームメモリコントローラ２２に供給される。

ディジタル化された情報は、フレームメモリコントロー
ラ２２によって指定されるフレームメモリ２１のアドレ
スに書き込まれる。

フレームメモリ２１へのデータの書キ込みカ完了すると
フリーズ指令は解除され、読出し状態となる。同期信号
切換スイッチ１５はｆｂｌ側に切換えられて、同期信号
発生手段１４によって出力されるＨＤ　、ＶＤに従って
、フレームメモリ２１のデータがリアルタイムで読み出
される。さらに次役のＤ／Ａ変換器７を介してモニタ８
でフリ−ズ指令が再生される。

プリント指令がシステムコントローラ６より発せられる
と、プリントする順序に従ってフレームメモリ２１から
出力されるデータが順々にラインメモリ部３に記憶され
、信号変換手段４でヘッド駆動パルスに変換されて、プ
リント手段５に供給される。

プリント１画面は１フレーム２フイールド分のビデオ信
号より構成されるので、モニタ上には奇数フィールド信
号は第２図実線部分に、偶数フィールドは同図破線部分
にそれぞれうつし出され、プリント画もまた同様にプリ
ントされる。プリント手段５中のラインヘッドは、第３
図に示されるように縦方向Ｋ　５１２ドツト分の発熱体
を有し、それぞれ第２図の走査線に対応する。モニタ画
面とプリント画面の関係を図示すると第４図のようにな
る。ラインヘッドでプリントされるデータは、モニタ画
面上の垂直方向１列分のデータである。このためプリン
ト画はモニタ画面第４図（ａ）に対し、て１画面左端か
らプリントを始め、順次右側のラインに移動し、右端ま
でプリントを終えて１画面のプリントが完了する。本実
施例では５１２ラインとしている。

次に、ラインメモリ部３の動作を説明する。

ラインメモリ部３の構成は１図７のようになっている。

同図において、３１はラインメモリコントロール、３２
はラインメモリ、３３はライトラッチ、３４はリードラ
ッチ、３５はＷラッチパルス発生カウンタ、３６はメモ
リＷ／Ｒ制御手段、３７はプリント位置カウンタ、３８
はフレーム同期検出部、　　３０１　、３０２はアドレ
ススイッチ、３ｏ３はライトアドレスカウンタ、３０４
はリードアドレスカウンタである。フレームメモリから
出力されたデータはその縦１ライン分のデータがライト
（Ｗｒｉｔｅ　）ラッチ（以下Ｗ・ラッチと略す）３３
を介して、ラインメモリ３２に記憶される。ラインメモ
リ３２に記憶されたデータは、プリント信号変換手段４
より出力される１階調データ転送スタート指令によりデ
ータの読み出しが開始され、リード（Ｒｅａｄ　）ラッ
チ（以下Ｒ・ラッチと略す）３４を介して、プリント信
号変換手段４に出力される。

ここで、ラインメモリ３２の主要動作を第５図。

第６図、第７図を用いて説明する。ラインメモリ３２は
第５図に示されるように、１９４７分のプリントデータ
を記憶できるメモリエリアＡとメモリエリアＢの２つの
エリアを有し、ＷｒｉｔｅエリアとＲｅａｄエリアをそ
れぞれ分担１−でいる。

つまり今Ｈｍｎラインめのプリントデータがメモリエリ
アＢに記憶されているものとする。このときプリンタは
、メモリエリアＢから読み出されるプリントデータに基
づいて１１ラインめをプリントしている。このとき、メ
モリエリア人は次にプリントすべきラインのデータ、つ
まりｎ　＋　１ラインめのデータを１昭々に畜き込んで
いる。ｎラインめのプリント及びｎ＋１ラインめのデー
タの書き込みが終了すると、メモリエリアＡよりｎ　＋
　１ラインめのデータが読み出され。

ｎ　＋　１ラインめのプリントが行われる。このときメ
モリエリアＢには次ラインのプリントデータ、つまり（
ｎ＋２）ラインめのデータが書き込まれてい（。

メモリエリアＡとメモリエリアＢは交互に。

Ｒｅａｄ　、　Ｗｒ　ｉ　ｔｅを３３ｍ５毎に繰り返し
ているわけである。（第６図診照）次に詳細な動作説明を第７図を用いて行う。

システムコントローラ６より発せられたプリント指令信
号がプリント指令入力端子３１１に入力されると最初に
プリントする画面左端ラインのデータがフレームメモリ
２１の情報よりサン７’　ＩＪソングれて、Ｗ・ラッチ
３３を介してラインメモリ３２に記憶される。プリント
指令信号により。

プリント位置カウンタ３７はゼロにリセットされる。次
にＨＤ、ＶＤよりフレーム同期検出部３８で最初のフレ
ーム同期パルスが検出されて、プリント位置カウンタ３
７のＣＫ端に入力され、１とカウントする。このカウン
ト数は次のフレーム同期パルスが出力されるまで３３ｍ
ｓ間保持される。

ＨＤパルスがＷ−ラッチパルス発生カウンタ３５に入力
されると、プリント位置カウンタ３７の出力アドレス値
がプリセット値として入力されＨＤｆＪ″−Ｌｏｗとな
りプリセットが解除されたあとに、入力されるサンプリ
ングクロックをダウンカウントする。したがってカウン
ト数がブリセ・ント値に達するとボロー信号つまりＷ−
ラツチノくルスを発生する。今はプリセット値は１のた
めＨＤが解除されてから１発サンプリングクロックが入
力すると、最初のＷ・ラツチノくルスを出力する。つま
りＨＤ入力直後にフレームメモリから読出されるデータ
なＷ・ラッチ３３にラッチする。フレームメモリから読
み出されるデータは、第２図にも示されたとおりに最初
のフィールドで奇数フィールドデータ、次のフィールド
で偶数フィールドのデータとなるため、ラインメモリ３
２へＷｒ　ｉ　ｔ　ｅされるデータの順序は第８図に示
されるようになる。つまり書込入はフィールド単位（同
図ｄ）となり、読出し時は奇／偶フィールドを交互に読
出す。（同図ｇ）第１ラインめのデータがラインメモリ
へ書き込まれている間は、プリント信号変換手段４へは
何も信号は出力されない。

第１ラインめのデータの書き込みが終わり。

次のフレーム同期パルスが検出されると、プリント位置
カウンタは　２　と１つカウントマツプし、Ｗ・ラッチ
パルス発生カウンタ３５のプリセット値も　２　に変化
する。したがってＨＤ解除後２発めのサンプリングクロ
・ツクに同期したＷ・ラッチパルスを発生する。３３ｍ
５間に第２ラインめの縦ラインのデータをう゛ツチして
ラインメモリ３２へ書込む。

２発めのフレーム同期パルスが検出されると最初の１ラ
インプリントスタ一ト指令信号が出力端子３１７より、
信号変換手段４へ出力され待機状態となる。信号変換手
段４でプリントモードの内部設定が完了すると、最初の
１階調データ転送スタート指令信号（第９図ｅ）が出力
されて、入力端子３１８に入力する。この指令信号が入
力すると、プリントデータ５１２ケ分がデータ転送りロ
ック（第９図ｆ）と共に信号費換手段４へ出力される。

今、プリントは６４階調で中間調濃度を表しているもの
とすると、このデータ転送はｌフレーム３３ｍ５の間１
ｃ６４回繰り返される。（第６図参照）データ転送りロ
ックは、たとえば３．５８ＭＨｚに設定されていると１
回のデータ転送に要する時間は約１５０μｓどなる。こ
こでプリント画面とデータ番号の関係を示す。

プリント画面をたて、よこそれぞれ１画素ごとに分割す
ると第１０図のようになる。第１０図において、Ｉ）ｐ
＋ｑはプリントラインｑラインめの上から９番めのデー
タを表す。

今、ｎラインめのデータがプリントされているものとす
る。第１Ｏ図では、Ｄｐ、ｎ（１≦ｐ≦５１２゜ｐは整
数）のデータである。このデータが第５図に示すように
、メモリエリアＢに記憶されているものとする。このと
きプリント位置ラインカウンタ３７はｎ　＋　１をカウ
ント値として出力しており、Ｗ・ランチパルス発生カウ
ンタ３５は。

プリセット値ｎ　＋　１に設定されるため、ＨＤｆＪ！
−解除されてからｎ　＋　１個めのフレームメモリから
の出力データをラッチしようとＷ・ランチパルス（第１
１図ｂ）を発生する。第１１図におけるようにＨＤ解除
後から、Ｗ・ラッチパルス発生までの時間ｔｌはクロッ
クを１０．８　Ｍ　Ｈｚとするとｉ二９３ｎｓ　Ｘ　（
ｎ＋　１　）に等しく、この値はｌフレーム３３ｍ５の
間は一定である。、Ｗ・ラッチパルス発生付近を拡大す
ると第１２図のようになる。Ｗ・ラッチパルスが出力さ
れて、Ｗ・ラッチデータの内容は変わる。二のときＷ・
ラッチパルスは】水平期間に１発しか出ない。

Ｗ・ラッチパルスが出力され、正しく所望のデータがラ
ッチされろとラインメモリ３２への書き込み動作に移る
。ラインメモリ３２はデータの書き込みと読み出しを兼
甲して使用しているので、Ｗ・ラッチパルスカー発生す
ると、ブリットデータの読み出しタイミングに合わせて
、ラインメモリへのデータＷｒ　ｉ　ｔ　ｅ指令をメモ
リＷ／Ｒ制句手段３６にで発生する。（第１１図、第１
３図参照）ラインメモリＷｒ　ｉ　ｔ　ｅ信号（第１３
図ｄ）が発生すると、アドレススイッチ３０１　、　：
’（０２ｋ−１それぞれ（ｂｌ側から（ａｔ　（ｔｉｌ
ｌへ切換えられる。アドレススイッチ３０１は第５図に
示したメモリエリアＡ。

メモリエリアＢを定めるものであり、プリント位置ライ
ンカウンタ３７のアドレスのＬＳＢ出力とその逆極性の
出力を選択している。アドレススイッチ３０２は５１２
ケのデータのアドレスヲ定めるものであり、（ａ）側で
Ｗｒｉｔｅアドレスｔｂｔ側でＲｅａｄアドレスを定め
ている。Ｗｒ　ｉ　ｔ　ｅアドレスカウンタ３０３はＷ
ｒ　ｉ　ｔ　ｅアドレスを出力するもの。

Ｒａａｄアドレスカウンタ３０４はＲｅａｄアドレスヲ
出力するものであり、その制御はラインメモリコントロ
ール回路３１で行っている。

ラインメモリ３２へのデータ′＠キ込みタイミングを第
１３図を用いて説明する。今、１階調データ転送スター
ト指令信号（同図ａ）が入力してｎラインめのデータが
転送中であるとする。ラインメモリＷｒ　ｉ　ｔ　ｅ信
号はデータ転送タイミングに合わせて出力されるかめ１
本来ならば第１３図１ｂｌの破線の位置にデータ転送り
ロックパルスが現れ、このパルスに同期してデータも変
化するはずであるが、ラインメモリＷｒｉｔｅ信号が出
力されたため、クロックパルス１発分だけデータの転送
が遅れたかたちとなる。ラインメモリＷｒｉｔｅ信号は
データ転送りロックパルス１周期分のみ出力され、Ｗ・
ラッチにラッチされたデータがラインメモリに書き込ま
れる。

ラインメモリＷｒ　ｉ　ｔ　ｅ信号が解除されると、第
７図においてアドレススイッチ３０１　、３０２はそれ
ぞれ（ｂ）側に切換えられ、プリントデータ読み出しモ
ード（第１３図ｄ）となる。

以上のことを１ライン〜５１２ラインめまで。

繰り返すことにより１画面のプリント画面を得る。

５１１ラインめのプリントが終わり、５１２ラインめの
プリントをするときには、プリント位置ラインカウンタ
３７は５１３をカウント値トシテ出カシティる。Ｗ・う
・ソチノくルス発生カウンタ３５はＨＤ解除後５１３ケ
めのデータをう・νチしようとＷ・ラッチパルスを出力
するが、５１３ケめのデータはプリント画面に有効なデ
ータではないｄしかし、このデータをラインメモリにＷ
ｒｉｔｅＬでも、もうプリント動作は終了するため、プ
リント画面に影響しない。５１２ラインめのプリントを
行うときは、Ｗ・う・ソチノくルスを発生しないように
してもよい。

次にラインメモリ部３の第２の実施例を第１４図に示す
。第１４図の構成において、第７図と同一機能を有する
ものについては同一符号をふりあてである。同図におい
て３２０はラッチＡ　、　３２１はラッチＢ　、　３２
２は加算器、３２３は乗算器、３２４はデータスイッチ
、３２５はラッチＣ、３２６はＶＢＬＫ検出部、３２７
はＡＮＤゲートである。

次に第１５図を用いて動作を説明する。今、ｌフレーム
時間３３．３ｍｓには水平走査線数は５２５本あるが、
そのうち実際にサンプリングをしてプリントを行うのは
５１２本のみである。したがって６ラインメモリのＷｒ
　ｉ　ｔ　ｅ機能のみに着眼すると５２５−　Ｆｉ１２
　＝１３本、つまり１フレームで１３Ｈの空き時間があ
ることになる。これを図示すると第１５図（ｂ）に示さ
れるような垂直ブランキング期間（以下ＶＢＬＫと略記
する）が存在する。

偶数→奇数フィールド間に６Ｈ，奇数→偶数フィールド
間に７Ｈという数にｔｃる。今、ｌラインのプリントは
奇数フィールドエリアからプリント開始されるようにな
っている。ｌラインのプリント最大時間は、ヘッド休止
時間も考慮に入れて合わせて３３ｍ５以内になるように
設定されるため（第１５図げ））、偶数フィールド→奇
数フィールド間の６ＨのＶＢＬＫ期間中はラインメモリ
３２はＷｒｉｔｅ動作もＲｅａｄ動作も行われない。今
までは。

フレーム画のプリントを前提に話をすすめてきたが、動
画のように画面に動きのある信号がビデオ信号入力端に
入力されてフレームメモリにメモリされた場合、モニタ
画面は、たとえば第１９図に示されるように動きのある
部分は、実線と破線の合成画となりモニタ画面はぶれて
みえる。

動画信号入力に対しては、フィールド画としてフレーム
メモリにビデオ信号を１フイ一ルド分フリーズして記憶
させる。この場合、フレームメモリはフィールドメモリ
でもよい。フリーズされた信号は、再生時は奇数フィー
ルドと偶数フィールドのデータは同じデータとして読み
出される。この場合、モニタ画面の様子を第１６図で例
にあげて説明する。第１６図において画面上で本来、斜
め方向に破線で示すような白と黒の境い目が存在するも
のとする。このとき、フィールド画では奇数フィールド
と偶数フィールドのデータが同じであるため、モニタ画
面およびプリント画面は、実線で示されたようになる。

このままでは視覚的に非常に見苦しく１画質はあまりよ
くない。

第１７図ラインメモリ３２には、垂直方向のラインのデ
ータが記憶されている。ラインメモリへデータを書き込
んだあと、プリントによるデータの読み出しが始まるま
でには、前述したように６ＨのＶ　Ｂ　Ｌ　Ｋ期間が存
在する。この時間内に垂直方向のデータで何らかのデー
タ処理を行うことにより画質の向上をはかることが可能
である。（第１５図（ｄ）　、　（ｅ）斜＃ｉ！部分の
時間）実験的には８片方のフィールドのデータをもう一
方のフィールドデータの平均値データで置換する方法に
よって行ったプリント画の画質はそうでないプリント画
に比べて著しく改善されでおり、視覚的に十分耐えうろ
ことが判明している。この方法による一実施例を次に示
す。

この一実施例が第１４図に示されるものである。

この実施例においては、偶数フィールドのデータを奇数
フィールドの上下データの平均値データに置換する方法
を採っている。つまり画面上かう２＋１６めの偶数フィ
ールドのデータＤ２．は上下の奇数フィールドのデータ
、つまり（２ｎ−１）番めのデータＤｚｎ−１と（２ｎ
＋１）番めのデータＤ２ｎ＋ｘの平均値データに置換さ
れる。つまり。

Ｄ２ｎ＝旦初土し±」ト監工　（１≦ｎ≦２５５０は整
数）ｎ　＝　２５６のとき上式ではＤ５１３　＋　ＤｓｕＤ５１２　＝　− となるがＤ５１３というデータは存在しない。回路では
５１２番めのデータは、置換されずＫそのままＤ５１２
のデータを採ることにする。以下１回路の動作説明に移
る。

第１４図において、プリント指令信号が入力されると入
力されるＶＤ　、ＨＤによって最初に。

Ｖ　Ｂ　Ｌ　Ｋ検出部３２６においてＶＢＬＫ期間が検
出される。このあとでフレーム同期検出部３８で最初の
フレーム同期信号が発生されると、プリント指令によっ
てリセットされていたプリント位置ラインカウンタ３７
は、１つカウントアツプして　ｌ　がアドレスとして出
力される。この値がＷ・ラッチパルス発生カウンタ３５
にカウント数としてプリセットされ、ｌラインめのデー
タがＷ・ラッチを介して順々にラインメモリへ書き込ま
れる。

ｌラインめのデータの書き込みが完了すると。

前述のように６ＨのＶＢＬＫ期間となる。この間に、前
述したデータ処理を行う。（以下、平均値補間処理と呼
ぶ）。

平均値補間処理モードになると、ラインメモリコントロ
ール回路３１はモード切換信号を出力する。この結果、
Ｗ・ラッチパルス発生カウンタ３５はリセットされて、
ＶＢＬＫ期間中、Ｗ・ラッチパルスが発生しないように
設定される。

また、ＡＮＤゲート３２７は平均値補間処理中は。

データ転送りロングが出力されるのを防止する役割りを
果す。

ラインメモＩＪ　Ｗ　／　Ｒ制御部３６は、平均値補間
処理中はラインメモリが交互にＲｅａｄ　／Ｗｒ　ｉ　
ｔｅを繰り返すように制御信号を発生する（第１８図（
ｄ）。

参照）。

平均値補間モードになると、Ｗｒｉｔｅ了ドレスカドレ
スカウンタ３０３ｅａｄアドレスカウンタ３０４　、　
Ｒ・ラッチ（３４）ラッチＡ　（３２０）、ラッチＢ　
（３２１）ラッチＣ（３２５）は全てリセットされる。

最初のＣＫが入ると、　Ｒｅａｄアドレスカウンタ３０
４は。

アドレス　１　を出力し、Ｒ・ラッチ３４にはアドレス
　ｌ　のデータＤ１がラッチされろ。このときＷｒ　ｉ
　ｔ　ｅアドレスカウンタ３０３はリセットされたまま
である。ラッチＡ　（３２０）には最初のＣＫが人力す
るまえにＲ−ラッチ３４にう・ソチされていたデータ、
つまり　０　のデータがラッチされるｄラッチＢ　（３
２１）にはラッチＡ３２０にラッチされ℃いたデータ　
Ｏがラッチされる。ラッチＣ３２５には、　Ｒｅａｄア
ドレスカウンタ３０４のしＳＢの値がラッチされ、奇数
番めのとぎには　Ｏが、偶数番めのときには　ｌ　の値
がラッチされる。今はＲｅａｄアドレスは　１　で奇数
番めのデータなのでラッチＣ（３２５）には　０　がラ
ッチされる。

加算器３２２と２分の１乗算器３２３によって平均値演
算が行われる。Ｒ・ラッチ（３４）とラッチＢ　（３２
１）の２つの出力データの平均値データがデータスイッ
チ（３２４）のｔｂ＋端子に出力される。

データスイッチ３２４は、ラッチＣ３２５の出力によっ
て（ａ）端子に入力されるラッチＡ　（３２０）のデー
タと（ｂｌｌ端子に入力される平均値データの選択を行
う。ラッチＣ３２５の出力が　Ｏのときは（ｂ）端子の
入力データｈ！−選択され、　１　のときには（ａ）端
子の入力データが選択され、ラインメモリＷｒｉｔｅ信
号によってＷｒｉｔｅアドレスカウ／り３０３の指定す
るアドレスに出力データが書き込まれる。

今はＷｒ　ｉ　ｔ　ｅアドレスカウンタ３０３はリセッ
トされたままの状態で、ラインメモ！ＪＷｒｉｔｅ信号
は発生されない。

次のクロック力を入力するとＲｅａｄアドレスカウンタ
３０４はアドレス　２　を出力し、Ｒ・ラッチ３４には
２番めのデータＤ２がラッチされる。以下、ラッチＡ３
２０には１番めのデータＤｌ、ラッチＢ５２１には０　
、ラッチＣ３２５には　１　のデータがそれぞれラッチ
される。データスイッチ３２４のｔｂ）端子には、Ｒ・
ラッチ（３４）とラッチＢされる。今、ラッチＣ（３２
５）は　ｌ　データがラッチされているため、（ａ）側
の入力データＤＩが選択されて出力される。このとき、
Ｗｒｉｔｅアドレスカウンタ３０３はアドレス　ｌ　を
出力しており。

ラインメモリＷｒ　ｉ　ｔ　ｅ信号が発生して、１番め
のデータＤ＋がアドレス　ｌ　に再度書き込まれる。

次のクロックが入力するとＲｅａｄアドレスカウンタ３
０４は、アドレス　３　を出力し、Ｒ・ラッチ３４には
３番めのデータＤ３がラッチされる。う・ンチＡ３２０
には２番めのデータＤ２．ラッチＢ５２１には１番めの
データＤ１．ラッチＣ３２５Ｋは　Ｏデータがそれぞれ
ラッチされる。ｗｒｉｌｅ了ドレスカドレスカウンタ３
０３ス　２　を出力している。

データスイッチ３２４は、ラッチＣ３２５が０％−Ｄｌ
−Ｉ−Ｄ３りをラッチしているため＋ｂｌ側の入力データ　２を選
択する。ラインメモ’ＪＷｒｉｔｅ信号が発生するとア
ドレス″２”にＤＩ＋Ｄ３のデータが書き込まれる。

以下、このような動作をくり返す。この動作をまとめた
ものを第１７図、第１８図に示す。

５１２番めのクロックが入力するとＲｅａｄアドレスカ
ウンタ３０４はアドレス　５１２　　を出力し、Ｒ・ラ
ッチには５１２番めのデータＤ５１２がラッチされる。

このときラッチＡには、データＤｓｎ　、ラッチＢには
データＤ５１０　、ラッチＣには　１　のデータがう・
ンチされている。データスイッチ３２４はｆａｌ側の入
力データＤ５１１を選択して出力し、メモリＷｒｉｔｅ
信号が発生するとアドレス　５１１にデータＤ５１１が
書き込まれる。

Ｒｅａｄアドレスカウンタは、アドレスが　５１２に達
するとカウントを停止する。そのため５１３番めのクロ
ックが発生してもＲｅａｄアドレスカウンタ３０４の出
力値は変わらす　５１２　　のままの状態が保持される
。Ｗｒｉｔｅアドレスカウンタ３０３はアドレス　５１
２　　を出力する。Ｒ・ラッチには再度データＤ５１２
がラッチされる。ラッチＡにはデータＤ５１２　、ラッ
チＢにはデータＤｓｏ　、ラッチＣには　ｌ　のデータ
がラッチされている。データスイッチ３２４では（ａ）
側の入力データＤ５】２を選択して出力、ラインメモ１
ＪＷｒｉｔｅ信号が発生するとアドレス　５１２　　に
データＤ５１２が書き込まれる。

以上の動作をくり返して平均値補間動作が完了する。

平均値補間動作が完了すると、そのデータが読み串され
てプリントされる。あとの動作は。

第７図の構成ておける動作と同じである。２つのメモリ
千リアを有するラインメモリ３２は、それぞれ第１５図
（ｄ）　、　（ｅ）に示されるように、Ｗｒｉｔｅ→平
均値補間→Ｒｅａｄしてプリントというサイクルを交互
にくり返す。

〔発明の効果〕

本発明によれば、データ転送タイミング及びプリントタ
イミングなどのプリント制御信号を全て同期信号に合わ
せろことにより、プリント時のラインメモリへのデータ
書込みとデータ読み出しを同一メモリで動作させること
ができるので、ラインメモリのメモリコストを最少限に
おさえろことが可能である。さらにはラインメモリ書き
込み動作完了後の空き時間を利用したデータ平均値補間
処理により５画質の改善処理を可能とし、良好なプリン
ト画を得ることを可能にした。

【図面の簡単な説明】

第１図は本発明の一実施例を示すプロ・ツク図６第２図
・第３図・第４図は第１図の動作説明の為の模式図。第
７Ｍは第１図におけるラインメモリ部の一実施例を示す
ブロック図。第５図・第６図・第８図・第９図・第１Ｏ
図・第１１図・第１２１図・第１３図は第７図の動作説
明用模式図。第１４図は第１図におけるラインメモリ部
の他の一実施例を示すブロック図。第１５図・第１６図
・第１７図・第１８図・第１９図は第１４図の動作説明
用模式図である。１・・・信号処理部、　　　２・・・フレームメモリ部
３・・・ラインメモリ部、４・・・信号変換手段。５・・・プリント手段、１２・・・Ａ／Ｄ変換手段。３２・・・ラインメモリ、　　３３．３４・・・ラッチ
。３７・・・プリント位置ラインカウンタ。３０１　、３０２・・アドレス切換スイッチ。３０３　、３０４・・・アドレスカウンタ。３２０　、３２１　、３２３　、３２５・・・ラッチ。３２２・・・加算器、３２３・・・２分の１乗算器。３２４・・・データ選択回路。３２６・・・ＶＢＬＫ検出部。

Claims

【特許請求の範囲】１、ビデオ信号を入力とし、アナログ／ディジタル変換
手段と、該変換手段の出力を記憶するフレームメモリと
、前記フレームメモリの出力を記憶するラインメモリと
、前記ラインメモリの出力を基に階調に応じた信号に変
換する信号変換手段と、前記信号変換手段の出力に基づ
いてプリントを実現するプリント手段より成るプリンタ
において、上記ラインメモリに、前記フレームメモリより出力されるデータを記憶させる書込制御手段と、ラ
インメモリのデータを読み出す読出制御手段を有し、該
読出制御手段の一連の動作中に該書込制御手段を動作さ
せる制御手段を有することを特徴とするビデオプリンタ
。