JPS6285421A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6285421A JPS6285421A JP22522185A JP22522185A JPS6285421A JP S6285421 A JPS6285421 A JP S6285421A JP 22522185 A JP22522185 A JP 22522185A JP 22522185 A JP22522185 A JP 22522185A JP S6285421 A JPS6285421 A JP S6285421A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- substrate
- semiconductor
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
ＳＯＩ方式の半導体装置の製造方法の改良である。製造
原価を低下し、コレクター基板間静電容量を減少し、コ
レクタ抵抗を低減する改良である。
原価を低下し、コレクター基板間静電容量を減少し、コ
レクタ抵抗を低減する改良である。
半導体基板を酸化して、その表面に絶縁物層を形成し、
この絶縁物層上に半導体層を形成し、裏面を研磨して前
記の半導体基板を半導体層に転換し、この転換された半
導体層に一導電型の不純物を高濃度に導入して高不純物
濃度半導体層とし、この高不純物濃度半導体層」−に、
この不純物と同一導電型の不純物を含む半導体層を形成
し、この半導体層に素子を形成する工程を有する半導体
装置の製造方法である。
この絶縁物層上に半導体層を形成し、裏面を研磨して前
記の半導体基板を半導体層に転換し、この転換された半
導体層に一導電型の不純物を高濃度に導入して高不純物
濃度半導体層とし、この高不純物濃度半導体層」−に、
この不純物と同一導電型の不純物を含む半導体層を形成
し、この半導体層に素子を形成する工程を有する半導体
装置の製造方法である。
本発明は半導体装置の製造方法に関する。特に、ＳＯＩ
方式の半導体装置の製造方法において、製造原価を低減
し、コレクタ・基板間静電容量を減少し、コレクタ抵抗
を低減する改良に関する。
方式の半導体装置の製造方法において、製造原価を低減
し、コレクタ・基板間静電容量を減少し、コレクタ抵抗
を低減する改良に関する。
コレクタ・基板間静電容量を減少するために、絶縁物上
に形成した半導体層中に形成したＳＯＩ方式の半導体装
置がある。
に形成した半導体層中に形成したＳＯＩ方式の半導体装
置がある。
従来技術に係るＳＯＩ方式の半導体装置は、下記の欠点
を免れない。
を免れない。
イ、単結晶半導体を、非単結晶絶縁物上に形成すること
は困難であるから、単結晶絶縁物基板を使用することが
望ましく、価格的に満足を得ることが容易ではない。
は困難であるから、単結晶絶縁物基板を使用することが
望ましく、価格的に満足を得ることが容易ではない。
ロ、一般に、単結晶絶縁物基板上に成長したシリコン層
は結晶性が悪く、少数キャリアの再結合寿命が短く逆方
向リーク電波が大きい、そのため、バイポーラトランジ
スタに使用することは難しい。
は結晶性が悪く、少数キャリアの再結合寿命が短く逆方
向リーク電波が大きい、そのため、バイポーラトランジ
スタに使用することは難しい。
本発明の目的はこれらの欠点を解消することにあり、Ｓ
ＯＩ方式の半導体装置の製造方法において、製造原価を
低下し、コレクタ・基板間静電容量を減少し、コレクタ
抵抗を低減する改良を提供することにある。
ＯＩ方式の半導体装置の製造方法において、製造原価を
低下し、コレクタ・基板間静電容量を減少し、コレクタ
抵抗を低減する改良を提供することにある。
Ｃ問題点を解決するための手段〕
上記の目的を達成するために本発明が採った手段は、半
導体基板１を酸化して、その表面に絶縁物層２を形成し
、この絶縁物層２」−に半導体層３を形成し、裏面を研
磨して前記の半導体基板１を半導体層４に転換し、この
転換された半導体層４に一導電型の不純物を高濃度に導
入して高不純物濃度半導体層４１とし、この高不純物濃
度半導体層４１上に、この不純物と同一導電型の不純物
を含む半導体層５を形成し、この半導体Ｒ５に素子６を
形成する工程を有する。
導体基板１を酸化して、その表面に絶縁物層２を形成し
、この絶縁物層２」−に半導体層３を形成し、裏面を研
磨して前記の半導体基板１を半導体層４に転換し、この
転換された半導体層４に一導電型の不純物を高濃度に導
入して高不純物濃度半導体層４１とし、この高不純物濃
度半導体層４１上に、この不純物と同一導電型の不純物
を含む半導体層５を形成し、この半導体Ｒ５に素子６を
形成する工程を有する。
本発明は、半導体基板を酸化して転換した絶縁物層をＳ
ＯＩ用絶縁物層として利用し、当初の半導体基板はその
裏面から研磨してその厚さを数ルｍまで減じ、ここに不
純物を高濃度に導入して高濃度埋め込み層とし、その上
に単結晶層を成長させて活性層領域としたものであり、
ＳＯＩ方式の本来的特徴としてコレクタ・基板間静電容
量が低下していることに加えて、製造原価が低下すると
ともに、高濃度埋め込み層を有するのでコレクタ抵抗も
低下する。
ＯＩ用絶縁物層として利用し、当初の半導体基板はその
裏面から研磨してその厚さを数ルｍまで減じ、ここに不
純物を高濃度に導入して高濃度埋め込み層とし、その上
に単結晶層を成長させて活性層領域としたものであり、
ＳＯＩ方式の本来的特徴としてコレクタ・基板間静電容
量が低下していることに加えて、製造原価が低下すると
ともに、高濃度埋め込み層を有するのでコレクタ抵抗も
低下する。
以下、図面を参照しつ一１本発明の一実施例に係る半導
体装置の製造方法についてさらに説明する。
体装置の製造方法についてさらに説明する。
第２図参照
シリコン基板ｌを酸化して、その表面を絶縁物層２をも
って覆う。絶縁物層２の厚さはコレクタ・基板間静電容
量を決定するので、比較的厚いことが望ましいが、約１
７ｈｍである。
って覆う。絶縁物層２の厚さはコレクタ・基板間静電容
量を決定するので、比較的厚いことが望ましいが、約１
７ｈｍである。
つぐいて、ＣＶＤ法を使用して、厚さ約５００ ｐ、
ｍのシリコン層３を形成する。
ｍのシリコン層３を形成する。
第３図参照
裏面から研磨して、シリコン基板１の厚さを約１０１ｉ
、ｍ以下に減少して半導体層４に転換する。
、ｍ以下に減少して半導体層４に転換する。
一導電型例えばｎ型の不純物を高濃度に例えば約１０１
９Ｃ１１−３に導入して高濃度シリコン層４１とする。
９Ｃ１１−３に導入して高濃度シリコン層４１とする。
この工程にはイオン注入法が好適である。
ＣＶＤ法を使用して一導電型例えばｎ型のシリコン単結
晶層５を厚さ約数ＩＬｍに形成する。
晶層５を厚さ約数ＩＬｍに形成する。
第１図参照
シリコン単結晶層５中に、所望の素子６を形成する。
以上説明せる工程をもって製造した半導体装置は、ＳＯ
Ｉ構造であるからコレクタ・基板間静電容量は小さく、
しかも、高濃度埋め込み層を有するので、コレクタ抵抗
は小さく、価格も低減されている。
Ｉ構造であるからコレクタ・基板間静電容量は小さく、
しかも、高濃度埋め込み層を有するので、コレクタ抵抗
は小さく、価格も低減されている。
以上説明せるとおり、本発明に係る半導体装置の製造方
法は、半導体基板を酸化して、その表面に絶縁物層を形
成し、該絶縁物層上に半導体層を形成し、裏面を研磨し
て前記半導体基板を半導体層に転換し、該転換された半
導体層に一導電型の不純物を高濃度に導入して高不純物
濃度半導体層とし、該高不純物濃度半導体層上に、該不
純物と同一導電型の不純物を含む半導体層を形成し、該
半導体層に素子を形成する工程を有するので、ＳＯＩ方
式の半導体装置の製造方法において、製造原価を低下し
、コレクタ・基板間静電容量を減少し、コレクタ抵抗を
低減する改良を提供することにある。さらに、当初の半
導体基板は高濃度の埋め込み層としてのみ利用されるの
であるから例えば研磨精度等はそれ程良好である必要は
ないという副次的効果もある。
法は、半導体基板を酸化して、その表面に絶縁物層を形
成し、該絶縁物層上に半導体層を形成し、裏面を研磨し
て前記半導体基板を半導体層に転換し、該転換された半
導体層に一導電型の不純物を高濃度に導入して高不純物
濃度半導体層とし、該高不純物濃度半導体層上に、該不
純物と同一導電型の不純物を含む半導体層を形成し、該
半導体層に素子を形成する工程を有するので、ＳＯＩ方
式の半導体装置の製造方法において、製造原価を低下し
、コレクタ・基板間静電容量を減少し、コレクタ抵抗を
低減する改良を提供することにある。さらに、当初の半
導体基板は高濃度の埋め込み層としてのみ利用されるの
であるから例えば研磨精度等はそれ程良好である必要は
ないという副次的効果もある。
第１図は、本発明の一実施例に係る半導体装置の製造方
法を実施して製造した半導体装置の断面図である。 第２．３図は、本発明の一実施例に係る半導体装置の製
造方法の工程図である。 ■・φ・半導体基板（シリコン基板）、？＋１・・絶縁
物層、 ３・Φ◆半導体層（シリコン層）、 ４・・・
半導体基板が転換された半導体層、 ４１・・・高不純
物濃度半導体層、５番・・半導体層、 ６・・・素子
。
法を実施して製造した半導体装置の断面図である。 第２．３図は、本発明の一実施例に係る半導体装置の製
造方法の工程図である。 ■・φ・半導体基板（シリコン基板）、？＋１・・絶縁
物層、 ３・Φ◆半導体層（シリコン層）、 ４・・・
半導体基板が転換された半導体層、 ４１・・・高不純
物濃度半導体層、５番・・半導体層、 ６・・・素子
。
Claims (1)
- 【特許請求の範囲】 半導体基板（１）を酸化して、その表面に絶縁物層（２
）を形成し、 該絶縁物層（２）上に半導体層（３）を形成し、 裏面を研磨して前記半導体基板（１）を半導体層（４）
に転換し、 該転換された半導体層（４）に一導電型の不純物を高濃
度に導入して高不純物濃度半導体層（４１）とし、 該高不純物濃度半導体層（４１）上に、該不純物と同一
導電型の不純物を含む半導体層（５）を形成し、 該半導体層（５）に素子（６）を形成する工程を有する
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22522185A JPS6285421A (ja) | 1985-10-09 | 1985-10-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22522185A JPS6285421A (ja) | 1985-10-09 | 1985-10-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6285421A true JPS6285421A (ja) | 1987-04-18 |
Family
ID=16825886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22522185A Pending JPS6285421A (ja) | 1985-10-09 | 1985-10-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6285421A (ja) |
-
1985
- 1985-10-09 JP JP22522185A patent/JPS6285421A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS55128869A (en) | Semiconductor device and method of fabricating the same | |
| US4837177A (en) | Method of making bipolar semiconductor device having a conductive recombination layer | |
| JPS55105344A (en) | Semiconductor device | |
| US4881115A (en) | Bipolar semiconductor device having a conductive recombination layer | |
| JPS5643754A (en) | Manufacture of semiconductor device | |
| JPS6285421A (ja) | 半導体装置の製造方法 | |
| US3875657A (en) | Dielectrically isolated semiconductor devices | |
| JPS5617071A (en) | Semiconductor device | |
| US5789793A (en) | Dielectrically isolated well structures | |
| JPS5828731B2 (ja) | ゼツエンキバンジヨウヘノ シリコンソウサクセイホウホウ | |
| JP3465765B2 (ja) | Ｉｇｂｔ用半導体基板の作製方法 | |
| JPS55153342A (en) | Semiconductor device and its manufacture | |
| JPS6155253B2 (ja) | ||
| JPS6244853B2 (ja) | ||
| van Nielen et al. | MOS transistors in thin monocrystalline silicon layers | |
| KR960015929B1 (ko) | 바이폴라 트랜지스터의 매입층 제조방법 | |
| JPS55134963A (en) | Composite semiconductor device and manufacture thereof | |
| JPS57157567A (en) | Vertical type p-n-p transistor | |
| JPS6467936A (en) | Manufacture of semiconductor device | |
| JPH01152667A (ja) | 半導体装置の製造方法 | |
| JPS5750473A (en) | Semiconductor integrated circuit device | |
| JPH01228157A (ja) | 半導体装置 | |
| JPS55146964A (en) | Manufacture of semiconductor device | |
| JPS54155763A (en) | Manufacture of electronic semiconductor device | |
| JPS56114368A (en) | Manufacture of semiconductor ic device |