JPS6285443A - 半導体装置の製造法 - Google Patents

半導体装置の製造法

Info

Publication number
JPS6285443A
JPS6285443A JP22475285A JP22475285A JPS6285443A JP S6285443 A JPS6285443 A JP S6285443A JP 22475285 A JP22475285 A JP 22475285A JP 22475285 A JP22475285 A JP 22475285A JP S6285443 A JPS6285443 A JP S6285443A
Authority
JP
Japan
Prior art keywords
manufacturing
semiconductor device
layer
weight
intermediate layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22475285A
Other languages
English (en)
Inventor
Yasushi Kawabuchi
靖 河渕
Hitoshi Onuki
仁 大貫
Masahiro Koizumi
小泉 正博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP22475285A priority Critical patent/JPS6285443A/ja
Publication of JPS6285443A publication Critical patent/JPS6285443A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、半導体基板上に配線膜を有する半導体装置の
製造法に係り、特に配線膜の形成法に関する。
〔発明の背景〕
半導体装置の配線膜の材料には、従来、純アルミニウム
(AQ)又はシリコンを含むアルミニウム(AQ−8i
)合金が用いられてきた。しかし、特開昭58−447
30号公報にも記載されているように、純AI2又はA
Q−8i合金よりなる配線膜は、エレクトロマイグレー
ションを生じ易い欠点があった。
エレクトロマイグレーションを生じにくくする〜ために
、配線膜全体を銅を含むアルミニウム1.゛、 ’、’、SA Q −Cu )合金により形成すること
戒は配線“1 。
膜の一部をA Q −C11合金により形成することが
行われており、たとえば米国特許第3743894 号
明細書および特開昭58−44730号公報に記載され
ている。A Q −Cu合金配線膜は、−例として合金
ターゲットを用い、半導体基板上にスパッタリングによ
って直接A Q −C11合金として形成される。
前記米国特許明細書によれば、AQ合金中のCuがAQ
と結合して金属間化合物Cu A Q 2を生成し、こ
のCuA12z粒子がAQの結晶粒界に介在してAQの
原子移動を阻止し、耐エレクトロマイクレージョン性を
改善する。
しかし、本発明者らの研究の結果、AQ−Cu合金配線
膜は、C11A Q 2粒子が偏析しやすく。
CuAQ2が析出していない部分でエレクトロマイグレ
ーションを生じやすいことがわかった。
〔発明の目的〕
本発明の目的は、半導体基板上EにAQ−8j合金配線
膜又はA Q −Cs1合金配線膜を直接形成する方法
よりも耐エレクトロマイグレーション性を高めることが
できる半導体装置の製造方法を提供するにある。
〔発明の概要〕
本発明は、半導体装置の配線膜を下記(1)と(2)の
工程によって形成することにある。
(1)半導体基板l〕に純AQ層又はAQ−8i0.5
〜5重量%合金層よりなる下部層、リチウム(Li)と
ベリリウム(B e)とマグネシウム(Mg)とマンガ
ン(Mn)と鉄(Fθ)とコバルト(Co)とニッケル
(Ni)とCuとパラジウム(Pd)と白金(P L 
)とランタン(La)およびセリウム(Ce)の少なく
とも1つよりなる中間層および、純AQ層又はAQ−8
i 0.5〜5 重音%合金層よりなる一11部層を形
成する工程。
(2)その後、前記中間層の材料をAQ中に拡散する熱
処理を施す1−程。
本発明は、下部層と中間層と−I一部層よりなる三層構
造の積層膜を作り、その後熱処理することに−”4.す
、中間層の元素をAQの結晶粒界に沿って拡−蔽させ均
一に分散できることを究明したことに基づいている。
中間層の材料は、AQ中に固溶戒はAQと結合して金属
間化合物を生成し、八Ωの原子移動を阻止して耐エレク
トロマイクレージョン性を高める。
中間層材料としての■、i、Bθ、Mg、Mn。
Fat Co、Ni、Cu、Pd、Pt、La及びCe
は、実験によって効果を確認して選んだ。
配線膜全重量に占める中間層材料の量が多くなると、配
線膜の電気抵抗が高くなるとともにAQと中間層材料が
反応してできる金属間化合物は特に電気抵抗が高いため
、金属間化合物の周囲で電流密度が高くなり、配線膜の
寿命が短くなる。このことから中間層の材料は積層膜全
重量の0.05〜5重量%を有することが望ましい。こ
のようにすることによって、最終的に得られた配線膜は
、中間層成分を0.05〜5重量%含むことになる。
中間層の材料として、周期律表nb族の亜鉛、カドミウ
ム、IV a族のチタン、ジルコニウム、ハフニウム、
Va族のバナジウム、ニオブ、VIa族のクロム、モリ
ブデン、タングステンを用いて実験を行ったが、エレク
トロマイグレーションを防止する効果が殆どなかった。
エレクトロマイグレーションが生ずると、配線膜の一部
に盛り上がり部分が生じ且つ盛り上がり部分の近傍にく
ぼみが生じる。この結果、配線膜の抵抗が増大し、高電
流密度の電流を流すと配線膜が溶融しやすくなる。エレ
クトロマイグレーションの甚だしい場合には、配線膜が
断線する。
本発明によればAQ配線の耐エレクトロマイグレーショ
ン特性を高める元素をΔ悲配線膜中、特に結晶粒界に均
一に分散させることができ、現用のAQ又はAQ−8j
合金配線番J比べ電流密度を大きくとる事ができる。
本発明の製造法において、積層膜に施す熱処理は、配線
膜製エツチングによって所定の形状にパターニング加工
してから施すことが望ましい。このように配線膜、パタ
ーニング加工後、熱処理することによって、結晶組織が
均一となり、配線膜の幅を1μm以下に小さくする事が
でき、半導体基板の集積度を高める事ができる。その結
果、半導体基板の実装密度をにける事ができるとともに
エレクトロマイグレーションにより装置の早期破壊を防
11−できる。
配線膜か構城を最初積層膜で形成し、配線膜パターンに
加工後熱処理を施して拡散させ均一な合金膜とする利点
を次に述べる。
従来のスパッタ法により合金ターゲットを用いてAQ合
金膜を形成する際、AQと添加元素とでスパッタレート
が異なる。そのため、できる膜の組成が安定しにくく、
また半導体ウェハー表面でも添加元素の分布が均一にな
りにくく、添加元素の偏析の問題が残されている。その
−ヒ添加元素が均一に分布していないと、微細パターン
にAQ膜をドライエツチングする際に局部電池がいたる
所に形成され、うまく微細パターンを形成することがで
きない。
一方、本発明によればエツチングの際に膜は積層膜とな
っており、ドライエッチによるパターニングの不均一性
は起こりにくい。また熱処理による拡散後は膜中に元素
が均一分布するため、良好な耐マイグレーション性を示
す。
本発明の製造法において、中間層の元素の拡散経路とな
るのはAQ膜の結晶粒界であり、粒界拡散によって添加
元素の拡散が起きる。そのため主に結晶粒界が強化され
AQ結晶粒の基地には最小限の影響しか与えない。これ
はAfi基地中に異種原子が固溶する事によって電気抵
抗が1−昇するのを最小限におさえる事を意味している
。そのため配線部分の発熱が従来のものと余り変わらず
、素子温度も従来以トにに昇する事がない。一方配線自
身は工1ノクト[lマイグレーションによる損傷を受け
やすい粒界部分が強化されているため、大幅に信頼性が
向1−シている。また添加元素の分布が均一なため部分
的に弱い所ができず、素子全体の信頼性が向1−する。
さて本発明では1−下にAQまたはSi入りAQ層を配
し、その間にr、i 、13a、Mg、Mn。
Fe、Co、Ni 、 Cu、Pd、Pt、 La及び
Goのうち1種あるいは2種以Hの金属層をはさみ込む
形で膜を形成する。膜の形成方法は半導体基板トとオー
ミックコンタクトをとるAQまたはSi入りAQ層すな
オ)も下部層を真空蒸着、電子ビーム蒸着、スパッタ法
または化学気相蒸着(以下、CVDという)のいずれか
の手段により形成する。下部膜の厚さは0.1〜1 μ
mとすることが望ましい。
次いで、下部層の1−に中間層の材料を真空蒸着。
電子ビーム蒸着、スパッタ法またはCvr′)法のいず
れかにより形成する。中間層はエレクトロマイグレージ
ョンを防止するために添加するので、その厚さは薄くて
よく、0.001〜0.1μmで十分である。
その後、中間層の−LにAQまたはSi入りAQ層を真
空蒸着、電子ビーム蒸着、スパッタ法またはCVD法の
いずれかにより下部層と同様0.1〜1μm堆積する。
尚−!二部層のAflまたはSi入りAfl層は耐湿信
頼性を向、hさせるため、Pdとptのうち1種または
2種以上を0.001〜2重量%含有させることが望ま
しい。o、ooi重量%以下では耐湿性改善の効果が少
なく、2重量%よりも多くすると、粗大析出物が析出し
、その周囲より局部電池作用によってピッチングによる
腐食が生じやすくなる。上部層又含有するPd又はpt
の鋤きは2つある。その1つは触媒作用によってAQ護
膜中入った水素原子を還元し、AQの結晶粒界で水素が
析出する事に起因する粒界腐食を防止する働きである。
もう1つの働きは、Pd。
ptはAfl中に均一に固溶させる事ができるのでAQ
の基地が均一にアノード分極され、AQ表面の酸化保護
皮膜が強化されるためF地のΔQ基地の溶は出しを防止
できることである。
なお、本発明において、積層膜を構成する下部層および
−L部層又はSjを含有させてもよいが、その場合、S
i緻は0.5〜5 重酸%とする。
0.5重量%よりも少ないと、AQ中のSiの固溶限は
500℃で約0.5重量%であるため、Siウェハを熱
処理する際にAQ配線とSi基板の導通部でSiがAQ
配線に固溶して行き、甚だしい場合は拡散層の突き抜け
を生じる。5重量%よりも多いと抵抗が1:がりすぎて
実用的でない。
次に本発明による配線膜の配線パターンへのエツチング
性について述べる。配線幅2μm以下の微細配線では通
常、塩素系ガスによるドライエツチングが行われる。そ
の際、AQ基地中に異種元素が不均一に分布していると
分布の濃淡によって局部電池が形成され、部分的に極端
に腐食が進み配線パターン精度が悪くなり、場合によっ
ては配′ 線が形成できない事もある。−六本発明では
エツチング時に積層膜となっており、添加元素の平面方
向の分布は均一である。また深さ方向の分布は層状にな
っているが、エツチングが深さ方向に均一に進むととも
に、添加元素の層が薄いため特に問題なくエツチングで
きる。耐湿信頼性向上のためAQ層中に直接混入するP
d、Ptは、AQ中に原子状になって均一に分散するた
めドライエツチングの際問題は起こらない。
下部層と中間層および一■〕部層よりなる積層膜を所定
の配線膜形状にパターニング加工したならば、次いで熱
処理を施し、中間層の成分をAQ中に拡散させる。熱処
理の温度は、300〜500℃の範囲が望ましい。熱処
理温度が300℃よりも低いと拡散が十分に起こらず、
後工程のプロセスを通したときに膜の状態が変化してし
まう。500℃よりも高温になると結晶粒が粗大化しや
すい。
熱処理時間は、15分〜5時間が好ましい。
積層膜の熱処理を終了し、配線膜が完成したならば、配
線膜−I−にプラズマSin、スパッタ5jOz、ポリ
イミド樹脂(PIQ)、リンガラスなどの保護膜を形成
し、Siチップを金属り−ドフレーム乃至せラミックス
モールド1−に実装する。その後、A u線ICII線
、AQ線のいずれかでボンディングを行った後モールド
して製品とする。
本発明によって得られた半導体装置は、AQ合金配線膜
が合成樹脂に接触して使用されるものに好適である。合
成樹脂は大気中の水分と反応して塩素イオン、アミン等
の腐食性物質を遊離し、AMを腐食する。本発明のAQ
金合金合成樹脂にこの種の半導体装置の【アミンには、
エポキシ樹脂、フェノール樹脂、メラミン樹脂、尿素樹
脂。
ジアリルフタレート樹脂、不飽和ポリエステル樹脂、ウ
レタン樹脂、付加型ポリイミド樹脂、シリコーン樹脂、
ポリパラビニルフェノール樹脂などの熱硬化性樹脂、フ
ッ素樹脂、ポリフェニレンスルフィド、ポリエチレン、
ポリスチレン、ポリアミド、ポリエーテル、ポリエステ
ル、ポリアミドエーテル、ポリアミドエステルなどの熱
可塑性樹脂が用いられる。本発明の半導体装置に用いる
封+上材料としてはエポキシ樹脂が特に好ましい。
〔発明の実施例〕
以下、本発明を実施例によって詳細に説明する。
第1図は本発明の実施例の構造を示した断面図である。
第1図において、■は半導体基板(Si基板、Ga−A
s基板など)、2は不純物(例えばP、As、B、AQ
等)を拡散した拡散層、3は窓明けされた絶縁物(例え
ば厚さ0.1〜0.5μmのSi0g膜乃至P S G
 [) 、 4は純AQ又はSi入りAQ層で形成(例
えば蒸着、スパッタ。
CVD法等により厚さ0.1〜1μm堆積させる。)さ
れた電極よりなる下部層であり、拡散層2とコンタクト
5で接触している。6はLi、Be。
Mg、Mn、Fe、Co、Ni、Cu、Pd。
Pt、T、a、Goのうち1種あるいは2種以上よりな
る中間層(例えば蒸着、スパッタ、CVD法等により厚
さ0.001.−0 、1μm堆積させる。)、7は純
AQ又はSi入りAQ、あるいはそれにPd又はP t
を0.001〜2重量%含有したAQ層で形成(例えば
蒸着、スパッタ、(:■1)法等により厚さ0.1〜1
μm堆積さ伊る。)した上部層である。8は素f表面を
保護する保護膜(例えば厚さ0.5〜2.0μmのS 
i(”)xあるいはリンガラス、PIQ膜)で、ポンデ
ィングパッド部分9が開口されている。10はボンディ
ングワイヤである。
第2図は本発明の詳細な説明するためのグラフであり、
配線材料として、従来のSi入りAQ(Si量2重に%
)t&用いた場合と、本発明の合金配線を用いた場合の
高温通電試験における配線の寿命を示す。寿命は、半導
体基板ヒの配線膜の半数が断線するまでに要した時間で
もつで表した。
第2図中でSi入りAQ以外は、すべて本発明によるも
のである。本発明の配線膜は、純へQよりなる下部層を
スパッタにより形成し、そのI−に所定の単一材料より
なる中間層をスパッタにより形成し、更にその上に純A
Qよりなる[一部層をスパッタにより形成し、その後、
300〜500℃の範囲で15〜180分間加熱するこ
とによって製造した。このようにして製造した配線膜を
、第2図では簡略形式で表すために、Afl−0,3%
T−i或はAfl−]%Mn等として記載した。第2図
における%はいずれも重量%を意味している。
第2図から明らかなようにSi入りAQに比べ本発明に
よるAf1合金配線の方が長時間安定である。
この理由を次に述べる。AQのエレクトロマイグレーシ
ョンでの活性化エネルギーは粒内で約1.2〜1. 、
3 e Vなのに対し、粒界では約0.5eVと著しく
低い。これはエレクトロマイグレーションによる配線の
破断が結晶粒界拡散によってひき起こされる事と対応し
ている。そこで、粒界を重点的に強化した配線膜を用い
れば、AQ基地の粒界拡散が抑制されるため配線寿命を
伸ばす事ができる。
第3図はSiチップを樹脂モールドした場合、本発明に
よるAQ−1%Pd合金配線と従来のAQ−2%Si合
金配線との腐食寿命を調べるため加速寿命試験(2気圧
飽和水蒸気中放置試験)を行った結果を示す。断線率は
10μm幅の配線の電気的導通の有無から求めた。第3
図から明らかなように従来のSi入りAQ配線に比べ本
発明によるAQ合金配線の方が耐湿信頼性に優れ、寿命
が5倍以トになる。
この理由は、従来のSi人i1 A Q配線に比べPd
又はptが均一・に固溶し八AQで1一部を覆った配線
では、■)(1父はP tの触媒作用によって水素によ
る粒界腐食が防止されるのと、P(1または、Ptは電
気化学的に責な金属でありそれが均一に固溶する事によ
りAQの基地が均一にアノード分極され、AQ表面の酸
化保護皮膜が強化されるため下地のAQ基地の溶解が防
11−できるためである。
以上をまとめると本発明によれば、エレクトロマイグレ
ーションに対する信頼性と耐湿信頼性の2つを満足でき
ると考えられる。
また、ポンディングパッド部分を耐食性を有するAff
層で形成する事により、Au、Aff、Cuいずれのワ
イヤも容易にボンディングでき、配線形成後に熱サイク
ルが加わる場合でもボンデイングの安定性は維持され、
セラミックスモールド又は樹脂モールドを行った際に高
信頼性の半導体素子を作製できる。
次に、AM配線膜の構造について本発明の詳細な説明す
る。第4図は高温通電試験によるAQ配線膜の寿命を示
している。従来例によるAQ膜の結晶粒径は3〜10μ
mであるが、本発明のAQ膜では結晶粒径が0.3μm
程度と小さく寿命も長くなる。結晶粒径が小さくなる理
由は、中間層結晶が再結晶するのを防止できるためであ
る。配線寿命が延びるのは、配線幅よりも粒径が小さく
なることによって1μmの配線でもたとえ1個の粒界が
切れても配線全体の断線には至らないためである。
次に、エツチングの際、膜の構造が積層膜の状態のもの
と、熱処理を施した後の状態のものを比較するため、塩
素系ガスでドライエッチした後の1μm配線の断面を調
べた。本発明による積層膜のパターン精度の方が優れて
おり、熱処理後のものでは粒界に沿って腐食されてしま
い、パターン精度がでないことを確認した。
本発明による中間材料の中では、Li、Rθ。
Mg、La及びCeが1μ!n以下の微細パターンへの
加工性及び均一な分散性の点で特にすぐれており、耐エ
レクトロマイグレーション性の他にこれらの点を考慮す
ると、配線の中間材料として最適である。
パターンに容易に加工できる半導体用配線膜が得られる
。その結果、樹脂モールドあるいはセラミックスモール
ドの半導体素子の高密度、微細パターンに適用でき、半
導体装置の信頼性の向りを図ることができる。
【図面の簡単な説明】
第1図は本発明の実施例の構造を示した断面図、第2図
は各種配線膜材料の耐エレクトロマイブレ−ション性を
示す特性図、第3図は配線膜の耐湿信頼性の試験結果を
示す特性図、第4図は高温通電試験による試験結果を示
す特性図である。 1・・・半導体基板、2・・・拡散層、3・・・絶縁物
、4・・・下部層、6・・・中間層、7・・・L部層、
8・・・保護膜、10・・・ボンディングワイヤ。

Claims (1)

  1. 【特許請求の範囲】 1、半導体基板上に配線膜を有する半導体装置の製造法
    において、下記(1)と(2)の配線膜形成工程を含む
    ことを特徴とする半導体装置の製造法。 (1)半導体基板上に純アルミニウム層又はシリコンを
    0.5〜5重量%含むアルミニウム合金層よりなる下部
    層、リチウム、ベリリウム、マグネシウム、マンガン、
    鉄、コバルト、ニッケル、銅、パラジウム、白金、ラン
    タンおよびセリウムの少なくとも1つよりなる中間層お
    よび、純アルミニウム層又はシリコンを0.5〜5重量
    %含むアルミニウム合金層よりなる上部層を順次形成し
    て積層膜を作る工程および、 (2)前記積層膜を形成後、前記中間層の材料をアルミ
    ニウム中に拡散する熱処理を施す工程。 2、特許請求の範囲第1項において、前記積層膜を真空
    蒸着、電子ビーム蒸着、スパッタリングおよび化学気相
    蒸着のいずれかの手段により形成することを特徴とする
    半導体装置の製造法。 3、特許請求の範囲第1項において、前記中間層の材料
    が積層膜全重量の0.05〜5重量%を有することを特
    徴とする半導体装置の製造法。 4、特許請求の範囲第1項において、前記下部層の厚さ
    を0.1〜1μmとすることを特徴とする半導体装置の
    製造法。 5、特許請求の範囲第1項において、前記中間層の厚さ
    を0.001〜0.1μmとすることを特徴とする半導
    体装置の製造法。 6、特許請求の範囲第1項において、前記上部層の厚さ
    を0.1〜1μmとすることを特徴とする半導体装置の
    製造法。 7、特許請求の範囲第1項において、前記熱処理の加熱
    温度を300〜500℃とすることを特徴とする半導体
    装置の製造法。 8、半導体基板上に配線膜を有する半導体装置の製造に
    おいて、下記(1)〜(3)の配線膜形成工程を含むこ
    とを特徴とする半導体装置の製造法。 (1)半導体基板上に純アルミニウム層又はシリコンを
    0.5〜5重量%含むアルミニウム合金層よりなる下部
    層、リチウム、ベリリウム、マグネシウム、マンガン、
    鉄、コバルト、ニッケル、銅、パラジウム、白金、ラン
    タンおよびセリウムの少なくとも1つよりなる中間層お
    よび、純アルミニウム層又はシリコンを0.5〜5重量
    %含むアルミニウム合金層よりなる上部層を順次形成し
    て積層膜を作る工程および、 (2)前記積層膜を所定の配線膜形状にエッチングする
    工程および、 (3)前記エッチング後、前記中間層の材料をアルミニ
    ウム中に拡散する熱処理を施す工程。 9、特許請求の範囲第8項において、前記エッチングを
    ドライエッチングによつて施すことを特徴とする半導体
    装置の製造法。 10、特許請求の範囲第8項において、前記中間層の材
    料が積層膜全重量の0.05〜5重量%を有することを
    特徴とする半導体装置の製造法。 11、特許請求の範囲第8項において、前記熱処理の加
    熱温度を300〜500℃とすることを特徴とする半導
    体装置の製造法。 12、半導体基板上に配線膜を有する半導体装置の製造
    において、下記(1)〜(3)の配線膜形成工程を含む
    ことを特徴とする半導体装置の製造法。 (1)半導体基板上に純アルミニウム層又はシリコンを
    0.5〜5重量%含むアルミニウム合金層よりなる下部
    層、リチウム、ベリリウム、マグネシウム、マンガン、
    鉄、コバルト、ニッケル、銅、パラジウム、白金、ラン
    タンおよびセリウムの少なくとも1つよりなる中間層お
    よび、パラジウムと白金の少なくとも1つを0.001
    〜2重量含むアルミニウム層又はパラジウムと白金の少
    なくとも1つを0.001〜2重量%、シリコンを0.
    5〜5重量%含むアルミニウム合金層よりなる上部層を
    順次積層して積層膜を作る工程、(2)前記積層膜を所
    定の配線膜形状にエッチングする工程および、 (3)前記エッチング後、前記中間層の材料をアルミニ
    ウム中に拡散する熱処理を施す工程。 13、特許請求の範囲第12項において、前記下部層の
    厚さが0.1〜1μm、前記中間層の厚さが0.001
    〜0.1μmおよび前記上部層の厚さが0.1〜1μm
    よりなることを特徴とする半導体装置の製造法。 14、特許請求の範囲第12項において、前記中間層の
    材料が積層膜全重量の0.05〜5重量%を有すること
    を特徴とする半導体装置の製造法。 15、特許請求の範囲第12項において、前記積層膜を
    真空蒸着、電子ビーム蒸着、スパッタリングおよび化学
    気相蒸着のいずれかの手段により形成することを特徴と
    する半導体装置の製造法。 16、特許請求の範囲第12項において、前記熱処理の
    加熱温度を300〜500℃とすることを特徴とする半
    導体装置の製造法。
JP22475285A 1985-10-11 1985-10-11 半導体装置の製造法 Pending JPS6285443A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22475285A JPS6285443A (ja) 1985-10-11 1985-10-11 半導体装置の製造法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22475285A JPS6285443A (ja) 1985-10-11 1985-10-11 半導体装置の製造法

Publications (1)

Publication Number Publication Date
JPS6285443A true JPS6285443A (ja) 1987-04-18

Family

ID=16818683

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22475285A Pending JPS6285443A (ja) 1985-10-11 1985-10-11 半導体装置の製造法

Country Status (1)

Country Link
JP (1) JPS6285443A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5393703A (en) * 1993-11-12 1995-02-28 Motorola, Inc. Process for forming a conductive layer for semiconductor devices
US5656542A (en) * 1993-05-28 1997-08-12 Kabushiki Kaisha Toshiba Method for manufacturing wiring in groove
US5830786A (en) * 1993-02-22 1998-11-03 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating electronic circuits with anodically oxidized scandium doped aluminum wiring

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5830786A (en) * 1993-02-22 1998-11-03 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating electronic circuits with anodically oxidized scandium doped aluminum wiring
US5656542A (en) * 1993-05-28 1997-08-12 Kabushiki Kaisha Toshiba Method for manufacturing wiring in groove
US5393703A (en) * 1993-11-12 1995-02-28 Motorola, Inc. Process for forming a conductive layer for semiconductor devices
US5623166A (en) * 1993-11-12 1997-04-22 Motorola, Inc. Al-Ni-Cr conductive layer for semiconductor devices

Similar Documents

Publication Publication Date Title
EP0326018B1 (en) Semiconductor device and fabrication method
Black Electromigration failure modes in aluminum metallization for semiconductor devices
US3881884A (en) Method for the formation of corrosion resistant electronic interconnections
US4166279A (en) Electromigration resistance in gold thin film conductors
JPH0212829A (ja) ボンデイング・パツド用合金層及びボンデイング・パツド構造体
US4319264A (en) Nickel-gold-nickel conductors for solid state devices
US4717591A (en) Prevention of mechanical and electronic failures in heat-treated structures
US20180076167A1 (en) Metallic ribbon for power module packaging
US4022931A (en) Process for making semiconductor device
JPS6285443A (ja) 半導体装置の製造法
Chuang et al. An Optimized Ag–5Pd–3.5 Au bonding wire for the resistance of Ag ion migration in LED packages
US7595560B2 (en) Semiconductor device
US3794516A (en) Method for making high temperature low ohmic contact to silicon
CN119852281A (zh) 一种半导体器件结构及其制备方法和芯片
US4024567A (en) Semiconductor device having Al-Mn or Al-Mn-Si alloy electrodes
Chuang et al. Inhibition of silver electrolytic migration in Ag-alloy bonding wires
JPH0193149A (ja) 半導体装置
US6060771A (en) Connecting lead for semiconductor devices and method for fabricating the lead
JPS61294838A (ja) 半導体装置
US3714520A (en) High temperature low ohmic contact to silicon
JPH0262035A (ja) 半導体装置
Wickenden et al. Amorphous metal-semiconductor contacts for high temperature electronics—II Thermal stability of Schottky barrier characteristics
JPH01233737A (ja) 集積回路装置及びその製造方法並びに該装置における配線膜を製造するためのターゲット
JPH021126A (ja) 半導体装置およびその製造方法
JPS6026640A (ja) 耐食性アルミニウム電子材料