JPS6285529A - Transmission and reception equipment for ring-shaped local area network node - Google Patents

Transmission and reception equipment for ring-shaped local area network node

Info

Publication number
JPS6285529A
JPS6285529A JP22610185A JP22610185A JPS6285529A JP S6285529 A JPS6285529 A JP S6285529A JP 22610185 A JP22610185 A JP 22610185A JP 22610185 A JP22610185 A JP 22610185A JP S6285529 A JPS6285529 A JP S6285529A
Authority
JP
Japan
Prior art keywords
node address
data
frame
transmission
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22610185A
Other languages
Japanese (ja)
Inventor
Takashi Sakamoto
隆 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP22610185A priority Critical patent/JPS6285529A/en
Publication of JPS6285529A publication Critical patent/JPS6285529A/en
Pending legal-status Critical Current

Links

Landscapes

  • Small-Scale Networks (AREA)

Abstract

PURPOSE:To shorten the latent delay time within a node and to ensure the effective use of a receiving buffer memory, by using a serial/parallel converting circuit for receiving frame, a parallel/serial converting circuit for transmission data, a frame discrimination/transfer control part and a reproduction/ transmission control part to form a transmission/reception equipment. CONSTITUTION:The data frame sent from a ring-shaped local area network node (not shown in figure) is received by a receiver RV and sent to a converting circuit URT. Then the received serial data are converted into the parallel data and added to a frame discrimination/transfer control part FRCK for each byte. Here the normalness of the frame is confirmed together with the address node address and the transmission node address and then transferred to a reception data buffer memory RB0 or RB1 if they are correct. At the same time, a reproduction/transmission control part REPCTL and latch circuits L0-L4 are actuated to transmit the signals with sequential shift to a driver DR via a microcontrol part MCU, a transmission data switching part SEL and the circuit URT.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、通信処理ノードの送受信装置に関し、特にリ
ング型ローカルエリアネットワークノードの送受信装置
に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a transmitting/receiving device for a communication processing node, and particularly to a transmitting/receiving device for a ring type local area network node.

〔従来の技術〕[Conventional technology]

従来、この種の送受信装置は、受信フレームを自ノード
内の受信バッファに格納後フレームのアドレスを識別し
、その再生送信が必要な場合に該バッファから取り出し
て送信するものであった。
Conventionally, this type of transmitter/receiver apparatus stores a received frame in a receive buffer within its own node, identifies the address of the frame, and when it is necessary to reproduce and transmit the frame, retrieves the frame from the buffer and transmits it.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上述した従来のリング型ローカルエリアネットワークノ
ードの送受信装置は、受信フレームを自ノード内の受信
バッファに格納後、フレームのアドレスを識別している
ので、再生送信する場合にノード内での遅延が大きくな
り、また宛先ノードアドレスが自ノードアドレスと一致
していない場合においても一旦自ノードの受信バッファ
が占有されてしまうため、受信バッファの効率的な使用
ができなくなるという欠点がある。
The above-mentioned conventional ring-type local area network node transmitter/receiver identifies the address of the frame after storing the received frame in the receive buffer within its own node, so there is a large delay within the node when reproducing and transmitting it. Furthermore, even if the destination node address does not match the own node address, the receiving buffer of the own node is temporarily occupied, so there is a drawback that the receiving buffer cannot be used efficiently.

〔問題点を解決するための手段〕[Means for solving problems]

本発明のリング型ローカルエリアネットワークノードの
送受信装置は、入力された受信フレームを直列データか
らバイト単位の並列データに変換して出力し、送出すべ
き送信データを並列データから直列データに変換して出
力する変換回路と、受信フレームの宛先ノードアドレス
および発信ノードアドレスの確認を行ない、宛先ノード
アドレスが自ノードアドレスと等しいかまたはグローバ
ルアドレスでありだ場合にのみ受信データを受信データ
バッファメモリに格納するように制御するるフレーム識
別転送制御部と、変換回路から入力された並列データを
バイト単位で順次シフトする複数段のラッチ回路と、ラ
ッチ回路を制御してバイト単位の並列データを順次シフ
トして、フレーム識別転送制御部の出力する前記信号が
発信ノードアドレスと自ノードアドレスが異なることを
示している場合、そのまま再生させ、発信ノードアドレ
スと自ノードアドレスが等しい場合、再生送信を中止さ
せるように制御する再生送信制御部を有することを特徴
としている。
The transmitting/receiving device of the ring type local area network node of the present invention converts an input received frame from serial data to parallel data in units of bytes and outputs the same, and converts the transmitted data to be sent from parallel data to serial data. Confirms the output conversion circuit, the destination node address and the source node address of the received frame, and stores the received data in the received data buffer memory only if the destination node address is equal to its own node address or is a global address. a frame identification transfer control unit that controls the frame identification transfer control unit, a multi-stage latch circuit that sequentially shifts the parallel data input from the conversion circuit in byte units, and a multi-stage latch circuit that sequentially shifts the parallel data in byte units by controlling the latch circuit. If the signal output by the frame identification transfer control unit indicates that the originating node address and the own node address are different, the signal is reproduced as is, and when the originating node address and the own node address are equal, the reproduction transmission is stopped. It is characterized by having a reproduction and transmission control section for controlling.

このように、まず受信フレーム内の宛先アドレスと発信
アドレスを識別して、宛先アドレスが自ノードアドレス
かまたはグローバルアドレスの場合にのみ受信バッファ
メモリ内に散り込み、それ以外の時は再生送信し、発信
アドレスが自ノード在遅延時間が短くなり、かつ受信デ
ータバッファメモリを効*的に使用できる。
In this way, the destination address and originating address in the received frame are first identified, and only when the destination address is the own node address or the global address, it is scattered into the receive buffer memory, and otherwise it is reproduced and transmitted. The delay time when the originating address resides in its own node is shortened, and the receive data buffer memory can be used effectively.

〔実 施 例〕〔Example〕

次に1本発明の実施例について図面を参照して説明する
Next, an embodiment of the present invention will be described with reference to the drawings.

第1図は本発明によるリング型ローカルエリアネットワ
ークノードの送受信装置の一実施例を示す構成図、第2
図は第1図の冥施例において送受信されるデータのフレ
ームフォーマットを示す図である。
FIG. 1 is a configuration diagram showing an embodiment of a transmitting/receiving device for a ring type local area network node according to the present invention, and FIG.
The figure is a diagram showing a frame format of data transmitted and received in the example of FIG. 1.

送受信されるフレームは先頭から開始デリミタSD、フ
レーム制御FC,宛先ノードアドレスDA。
Frames to be sent and received start from the beginning with delimiter SD, frame control FC, and destination node address DA.

発信ノードアドレスSA、情報部I、終了デリミタED
、フレームステータスFSよりなる直列データである。
Source node address SA, information section I, end delimiter ED
, frame status FS.

レシーバRVはリング型ローカルエリアネットワーク(
不図示)からデータフレームを受信して変換回路URT
に入力させる。変換回路URTは受信した直列データを
8ビツトの並列データに変換し、また送信データ切替部
SELから入力された並列データを直列データに変換し
てドライバDRへ送出する。フレーム識別転送制御部F
RCKは変換回路URTかも出力された受信フレームの
正常性とアドレスの確認を行ない、宛先ノードアドレス
DAが自ノードアドレスと等しいか、またはグローバル
アドレスであった場合に受信バッファ制御部RBCTL
に受信データの受領を指示し、かつ受信フレームの発信
ノードアドレスSAが自ノードアドレスと等しいか異な
るかの信号を再生送信制御部REPCTLに通知する。
The receiver RV is a ring local area network (
(not shown) and converts the data frame to the conversion circuit URT.
input. The conversion circuit URT converts the received serial data into 8-bit parallel data, and also converts the parallel data input from the transmission data switching unit SEL into serial data and sends it to the driver DR. Frame identification transfer control unit F
RCK checks the normality and address of the received frame output from the conversion circuit URT, and if the destination node address DA is equal to the own node address or is a global address, the reception buffer control unit RBCTL
It instructs the node to receive the received data, and notifies the reproduction and transmission control unit REPCTL of a signal indicating whether the originating node address SA of the received frame is equal to or different from its own node address.

受信バッファ制御部RBCTLはフレーム識別転送制御
部FRCKの制御を受けて必要なとき受信データを受信
データバッファメモリRBo、RBIK収容し、また、
マイクロ制御部MCUの制御により受信バッファメモリ
RBQ。
The reception buffer control unit RBCTL stores reception data in reception data buffer memories RBo and RBIK when necessary under the control of the frame identification transfer control unit FRCK, and also
A reception buffer memory RBQ is controlled by the microcontroller MCU.

RBIからデータを取り出してブロセッ−9−(不図示
)等へ出力する。
Data is taken out from the RBI and output to a processor 9 (not shown) or the like.

再生送信制御部REPCTLは、フレームlk別転送!
u制御部FRCKからの信号が発信ノードアドレスと自
ノードアドレスが異なることを示したとき、ラッチ回路
り。−一を制御して受信データを再生送信データとして
バイト単位で順次シフトさせる。送信バッファ制御部T
 B CT Lは、マイクロ制?KI部MCUの制御を
受けてプロセッサ等から出力された発信データを送信デ
ータバッファメモリTXBへ格納し、またはそれから取
り出す。送信データ切替部SELは、ラッチ回路L4か
ら出力された再生送信データ、または送信バッファ制御
部TBCTLから出力された自ノード発信データのいず
れかを、マイクロ制御部MCUの制御により切替えて変
換回路URTへ送出する。ドライバDRは変換回路UR
Tかも入力された再生送信データまたは自ノード発信デ
ータをネットワークへ送出する。マイクロ制御部MCU
は受信バッファ制御部RBCTLと再生送信制御部RE
PCTLと、送信バッファ制御部TBCTLと、送信デ
ータ切替部SELと、プロセッサ等との間の入出力切替
ゲート■OGを制御する。
The reproduction transmission control unit REPCTL transfers each frame lk!
u When the signal from the control unit FRCK indicates that the originating node address and the own node address are different, the latch circuit is activated. -1 to sequentially shift the received data in byte units as reproduction transmission data. Transmission buffer control section T
Is BCT L a micro system? Under the control of the KI section MCU, the outgoing data output from the processor etc. is stored in the transmission data buffer memory TXB or taken out from it. The transmission data switching unit SEL switches either the reproduced transmission data outputted from the latch circuit L4 or the self-node transmission data outputted from the transmission buffer control unit TBCTL to the conversion circuit URT under the control of the microcontroller MCU. Send. Driver DR is conversion circuit UR
T also sends out the input reproduction transmission data or self-node transmission data to the network. Micro control unit MCU
are the reception buffer control unit RBCTL and the reproduction transmission control unit RE.
It controls the input/output switching gate OG between the PCTL, the transmission buffer control unit TBCTL, the transmission data switching unit SEL, and the processor.

次に本実施例の動作を図面を用いて説明する。Next, the operation of this embodiment will be explained using the drawings.

レンーバRVによって受信された直列データを変奥回路
URTが8ビツトの並列データに変換し、1バイトごと
にフレーム識別転送制御部FRCKがフレームの正常性
および宛先ノードアドレスDAと発信ノードアドレヌS
Aの確認を実行して、宛先ノードアドレスDAが自ノー
ドアドレスと等しいかまたはグローバルアドレスであっ
た場合にのみ、受信データを受信バッファ制御部RBC
TLを介して受信データバッファメモリRBQまたはR
BIに転送する。同時に再生送信制御部REPCTL 
、およびラッチ回路L0〜L4においては、並列データ
を1バイトごとに8ビツトのラッチ回路L0に格納し、
ラッチ回路L0の前データはラッチ回路LX′に−、ラ
ッチ回路り、の前データはラッチ回路り、に、ラッチ回
路り、の前データはラッチ回路り、に、ラッチ回路り、
の前データはラッチ回路L4に、それぞれ再生送信側”
御部REPCTLの制御により順次シフトする。さらに
フレーム識別転送制御部FRCKおよびマイクロ制御部
MCUの指示により、再生送信制御部REPCTLはフ
レームの発信ノードアドレスSAが自ノードアドレス異
なる場合に、ラッチ回路り、にフレームの先頭バイトで
ある開始デリミタSDが格納された時点でフレームの再
生送信を開始する。また、発信ノードアドレスSAが自
ノードアドレスと等しい場合、再生送信制御部REPC
TLは再生送信を行なわない制御を実行する。再生送信
と自ノード発信送信との切替えはマイクロ制御部MCU
の制御の下で送信データ切替部5ELKよって行なわれ
、送信データは変換回路URTにより、並列データから
直列データに変換されてドライバDRにより送信される
The serial data received by the restorer RV is converted into 8-bit parallel data by the depth conversion circuit URT, and the frame identification transfer control unit FRCK checks the normality of the frame, the destination node address DA, and the source node address S for each byte.
A is checked, and only if the destination node address DA is equal to the own node address or is a global address, the received data is transferred to the reception buffer control unit RBC.
Receive data buffer memory RBQ or R via TL
Transfer to BI. At the same time, the reproduction and transmission control unit REPCTL
, and in the latch circuits L0 to L4, parallel data is stored in the 8-bit latch circuit L0 for each byte,
The previous data of the latch circuit L0 is sent to the latch circuit LX', the previous data of the latch circuit is sent to the latch circuit, the previous data of the latch circuit is sent to the latch circuit, and the previous data of the latch circuit is sent to the latch circuit.
The previous data is sent to the latch circuit L4, respectively on the reproduction and transmission side.
The signals are shifted sequentially under the control of the control unit REPCTL. Further, according to instructions from the frame identification transfer control unit FRCK and the microcontroller MCU, the regeneration and transmission control unit REPCTL uses a latch circuit to set the start delimiter SD, which is the first byte of the frame, when the source node address SA of the frame is different from its own node address. When the frame is stored, playback and transmission of the frame starts. In addition, if the originating node address SA is equal to the own node address, the reproduction transmission control unit REPC
TL executes control without reproducing and transmitting. Switching between playback transmission and self-node origination transmission is performed by the microcontroller MCU.
This is performed by the transmission data switching unit 5ELK under the control of the transmission data switching unit 5ELK, and the transmission data is converted from parallel data to serial data by the conversion circuit URT and transmitted by the driver DR.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は、受信フレームを直/並列
変換し、また送信データを膨面列変換する変換回路と、
制御フィールドおよびアドレスフィールドの識別を行な
い、必要な時にのみ受信データバッファメモリに受信デ
ータを格納するフレーム識別転送制御部と、複数段のラ
ッチ回路により直l並列変換されたデータをバイト単位
で順次シフトし必要時に再生送信させる再生送信制御部
を有し、フレーム識別転送制御部と再生送信制御部が同
時に@作することにより、ノード内の潜在遅延時間が短
くなり、受信バッファメモリを効率的に使用できる効果
がある。
As explained above, the present invention includes a conversion circuit that performs serial/parallel conversion of received frames and diagonal sequence conversion of transmitted data;
A frame identification transfer control unit that identifies the control field and address field and stores the received data in the received data buffer memory only when necessary, and a multi-stage latch circuit that sequentially shifts serial/parallel converted data in byte units. It has a regeneration and transmission control unit that regenerates and transmits when necessary, and the frame identification transfer control unit and regeneration and transmission control unit operate at the same time, which shortens the latent delay time within the node and makes efficient use of the reception buffer memory. There is an effect that can be done.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明のリング型ローカルエリアネットワーク
ノードの送受信装置の一実施例の構成図、第2図は第1
図の実権例で使用されるフレームのフレームフォーマッ
トを示す図である。 RV、・−・・・・・・・・レンーバ、DR・・・・・
・・・・ドライ バ、URT・・・・・・変換回路、L
0〜L4・・・・・・ラッチ回路、REPCTL・・・
再生送信制御部、FRCK・・・フレーム識別転送制御
部MCU・・・・・・マイクロ制御部、RBCTし・・
受信バッファ制御部、TBCTL・・送信バッファ制御
部、 RBO,RBI・・・・・・受信データバッファメモリ
TXB・・・・・・・・・・・・・・・送信データバッ
ファメモリSEし・・・・・・−・・・・・・・送信デ
ータ切替部、SD・・・・・・・・・・・・開始デリミ
タ、FC・・・・・・・・・フレーム制御DA・・・・
・・宛先ノードアドレス、SA  ・・・・・・発信ノ
ードアドレスI ・・・・・・情  報  部、ED 
 ・・・・・・終了デリミタFS・・・・・・フレーム
ステータス、JOG・・・・・・入出カゲー ト。
FIG. 1 is a configuration diagram of an embodiment of a transmitting/receiving device for a ring type local area network node according to the present invention, and FIG.
FIG. 3 is a diagram illustrating a frame format of a frame used in the illustrated example; RV,・・・・・・・・・・Renva, DR・・・・
...Driver, URT... Conversion circuit, L
0~L4...Latch circuit, REPCTL...
Reproduction transmission control unit, FRCK...Frame identification transfer control unit MCU...Micro control unit, RBCT...
Reception buffer control unit, TBCTL...Transmission buffer control unit, RBO, RBI...Reception data buffer memory TXB......Transmission data buffer memory SE... .........Transmission data switching unit, SD......Start delimiter, FC......Frame control DA...
...Destination node address, SA ...Source node address I ...Information department, ED
...End delimiter FS...Frame status, JOG...Input/output gate.

Claims (1)

【特許請求の範囲】 受信したフレームの宛先ノードアドレスが自ノードアド
レスと等しいか、あるいはグローバルアドレスである場
合にのみそのフレームを引取り、受信したフレームの発
信ノードアドレスが自ノードアドレスと等しい場合にの
みそのフレームの再生送信を中止するリング型ローカル
エリアネットワークノードの送受信装置において、 入力された受信フレームを直列データからバイト単位の
並列データに変換して出力し、送出すべき送信データを
並列データから直列データに変換して出力する変換回路
と、 受信フレームの宛先ノードアドレスおよび発信ノードア
ドレスの確認を行ない、宛先ノードアドレスが自ノード
アドレスと等しいかまたはグローバルアドレスであった
場合にのみ受信データを受信データバッファメモリに格
納するように制御すると共に、受信フレームの発信ノー
ドアドレスが自ノードアドレスと等しいか異なるかの信
号を出力するフレーム識別転送制御部と、 変換回路から入力された並列データをバイト単位で順次
シフトする複数段のラッチ回路と、ラッチ回路を制御し
てバイト単位の並列データを順次シフトして、フレーム
識別転送制御部の出力する前記信号が発信ノードアドレ
スと自ノードアドレスが異なることを示している場合、
そのまま再生送信させ、発信ノードアドレスと自ノード
アドレスが等しい場合、再生送信を中止させるように制
御する再生送信制御部を有することを特徴とするリング
型ローカルエリアネットワークノードの送受信装置。
[Claims] The frame is accepted only when the destination node address of the received frame is equal to the own node address or is a global address, and when the originating node address of the received frame is equal to the own node address. The transmitter/receiver of the ring-type local area network node only stops reproducing and transmitting the frame, converts the received received frame from serial data to byte-by-byte parallel data and outputs it, and converts the transmitted data to be sent from the parallel data. A conversion circuit that converts into serial data and outputs it, and checks the destination node address and source node address of the received frame, and receives the received data only if the destination node address is equal to its own node address or is a global address. A frame identification transfer control unit that controls the storage of the received frame in the data buffer memory and outputs a signal indicating whether the originating node address of the received frame is equal to or different from the own node address; A multi-stage latch circuit that sequentially shifts the data, and a latch circuit that controls the latch circuit to sequentially shift parallel data in units of bytes to detect that the signal output from the frame identification transfer control section has a different originating node address and own node address. If indicated,
1. A transmitting/receiving device for a ring-type local area network node, comprising a reproduction transmission control unit configured to perform reproduction transmission as is and to stop reproduction transmission when a source node address and its own node address are equal.
JP22610185A 1985-10-09 1985-10-09 Transmission and reception equipment for ring-shaped local area network node Pending JPS6285529A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22610185A JPS6285529A (en) 1985-10-09 1985-10-09 Transmission and reception equipment for ring-shaped local area network node

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22610185A JPS6285529A (en) 1985-10-09 1985-10-09 Transmission and reception equipment for ring-shaped local area network node

Publications (1)

Publication Number Publication Date
JPS6285529A true JPS6285529A (en) 1987-04-20

Family

ID=16839842

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22610185A Pending JPS6285529A (en) 1985-10-09 1985-10-09 Transmission and reception equipment for ring-shaped local area network node

Country Status (1)

Country Link
JP (1) JPS6285529A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05102990A (en) * 1991-06-27 1993-04-23 Nec Corp Transmission line switching system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05102990A (en) * 1991-06-27 1993-04-23 Nec Corp Transmission line switching system

Similar Documents

Publication Publication Date Title
JPH0234059A (en) Processing system for node equipment
JPH03289738A (en) Address setting and filtering method for terminal housing circuit in packet exchange system
GB1457930A (en) Digital message switching and transmitting system
JPH0758482B2 (en) Bus system
JP3253565B2 (en) Communication system and communication method
JPS6285529A (en) Transmission and reception equipment for ring-shaped local area network node
JPS62261250A (en) Mechanism for facilitating exchange of data and non-encoded information in communication network
JPS58225756A (en) Serial data communication device
JPS62230244A (en) Loop form data communication equipment
JPS59207763A (en) Loop type full duplex communication system of data transmission line
JP3167757B2 (en) Information distribution method
JPH0567100B2 (en)
JPS5839167A (en) Transmission speed converting system for facsimile
JPH10341233A (en) Fluctuation absorbing system in asynchronous transfer mode compression voice communication
JPS6182567A (en) Facsimile transmission system
JPH0311142B2 (en)
JPH01298837A (en) Loop type data transmission system
JPH02137539A (en) Transmission medium access system
JPS6221346A (en) Automatic recognition system of adjacent node address
JPH022745A (en) Inter-LAN information transfer control method
JPH1116271A (en) CD data communication device
JPH0821936B2 (en) Data stream reproduction method in packet communication network
JPS63314936A (en) Start-stop synchronizing type data communication system
JPS6268339A (en) Token control system
JPS589619B2 (en) data communication system