JPS628577Y2 - - Google Patents
Info
- Publication number
- JPS628577Y2 JPS628577Y2 JP1980121879U JP12187980U JPS628577Y2 JP S628577 Y2 JPS628577 Y2 JP S628577Y2 JP 1980121879 U JP1980121879 U JP 1980121879U JP 12187980 U JP12187980 U JP 12187980U JP S628577 Y2 JPS628577 Y2 JP S628577Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- electrode
- resistor
- time constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Superheterodyne Receivers (AREA)
- Noise Elimination (AREA)
- Control Of Amplification And Gain Control (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Description
【考案の詳細な説明】
本考案は探局開始釦を瞬時操作すれば、後は自
動的に放送位置を探局し、且つその位置に同調す
る自動探局機能を有するテレビジヨン受像機の
AGC回路に係り、特にAGC制御信号の応答速度
を制御する装置に関する。[Detailed description of the invention] This invention is a television receiver that has an automatic search function that automatically searches for the broadcasting position and tunes to that position by instantly operating the search start button.
The present invention relates to an AGC circuit, and particularly to a device that controls the response speed of an AGC control signal.
斯る選局装置は正確に同調するための自動微同
調(AFT)機能を有しているのが普通であり、
チユーナの局部発振周波数が所望の中間周波信号
を与えるような正確な同調範囲にあるときのみ探
局動作を完全に停止するようになつている。この
ような選局装置として、放送信号を検出したとき
に得られる映像信号の水平同期信号とフライバツ
クパルスとを比較して、両者が一致したときに
AFT回路を作動させる電圧シンセサイザ方式の
選局装置が知られている。このような選局装置で
はAFT回路が動作してAFT電圧が取り出される
と、このAFT電圧を所定の基準レベルと比較し
てチユーナが所望の同調点になつたところで探局
動作を停止するようになつている。一方、テレビ
ジヨン受像機はその設置場所によつて、放送電波
の電界強度が近接チヤネルで大きく異なつてしま
うことがある。このような場合、選局装置の掃引
周波数を高くするなどして探局する速度を速くす
ると、AGC回路はこの探局速度の変化に追従し
て応答できないので、放送信号の検出がうまく行
えず、放送の存在するチヤンネルで良好な映像信
号が得られないという欠点があつた。 Such tuning devices usually have an automatic fine tuning (AFT) function for accurate tuning.
The station searching operation is completely stopped only when the local oscillation frequency of the tuner is within a precise tuning range that provides the desired intermediate frequency signal. This type of tuning device compares the horizontal synchronization signal of the video signal obtained when the broadcast signal is detected and the flyback pulse, and when the two match,
A voltage synthesizer type tuning device that operates an AFT circuit is known. In such a tuning device, when the AFT circuit operates and the AFT voltage is extracted, this AFT voltage is compared with a predetermined reference level, and the tuning operation is stopped when the tuner reaches the desired tuning point. It's summery. On the other hand, depending on the installation location of a television receiver, the electric field strength of broadcast waves may vary greatly between adjacent channels. In such a case, if you increase the station searching speed by increasing the sweep frequency of the tuning device, the AGC circuit will not be able to follow and respond to changes in the station searching speed, and the broadcast signal will not be detected properly. , the drawback was that good video signals could not be obtained on channels where broadcasting was available.
本考案はかかる点に鑑み提案されたもので、選
局装置の探局動作中(実際には、AFT回路が動
作しているときは一応同調状態と考えられるか
ら、探局開始釦を操作してからAFT回路が動作
するまでの期間)と探局動作停止後とでAGC回
路の応答速度を切換えるようにしたものである。 The present invention was proposed in view of this point, and it is possible to operate the search start button while the channel selection device is searching for a station (actually, when the AFT circuit is operating, it is considered to be in a tuned state). The response speed of the AGC circuit is changed depending on the period from when the station is detected until the AFT circuit starts operating) and after the station searching operation has stopped.
以下、従来の時定数回路50′の回路図を第1
図に、本考案に係る時定数回路50の回路図を第
2図に示す。なお、第1図および第2図において
17はAGC回路を示す。 Below, the circuit diagram of the conventional time constant circuit 50' is shown in the first section.
FIG. 2 shows a circuit diagram of a time constant circuit 50 according to the present invention. Note that in FIGS. 1 and 2, 17 indicates an AGC circuit.
さて第1図における構成は、11は映像検波出
力の与えられる入力端子を示している。AGC回
路17からのAGC制御信号S6が抵抗器R3を介し
て、抵抗器R1とコンデンサC1との並列回路(第
1のCR回路)の一端に接続され他端には+Bボ
ルトの直流電圧が印加され、さらに前記並列回路
の一端には抵抗器R2とコンデンサC2との並列回
路(第2のCR回路)の一端が接続され、他端は
アースされる。そして前記各並列回路の接続点を
通してAGC制御出力信号S60が取り出される。つ
まり、R1,R2,R3およびコンデンサC1,C2から
構成される時定数回路50′を成す。 Now, in the configuration shown in FIG. 1, reference numeral 11 indicates an input terminal to which a video detection output is applied. AGC control signal S6 from AGC circuit 17 is connected to one end of the parallel circuit (first CR circuit) of resistor R1 and capacitor C1 via resistor R3 , and the other end is connected to +B volts. A DC voltage is applied, and one end of the parallel circuit (second CR circuit) of resistor R 2 and capacitor C 2 is connected to one end of the parallel circuit, and the other end is grounded. The AGC control output signal S 60 is then taken out through the connection point of each of the parallel circuits. In other words, a time constant circuit 50' is formed from R 1 , R 2 , R 3 and capacitors C 1 and C 2 .
第2図における構成は、第1図における従来の
時定数回路50′に時定数切換回路51を付加し
た構成である。 The configuration shown in FIG. 2 is such that a time constant switching circuit 51 is added to the conventional time constant circuit 50' shown in FIG.
すなわち、ベース−エミツタ間に抵抗器R5を
有するPNP型トランジスタTR2とこのトランジス
タTR2のコレクタに接続される抵抗器R4との直列
回路がコンデンサC1に並列接続されることによ
り、トランジスタTR2のエミツタに+Bボルトの
直流電圧が印加され、さらにトランジスタTR2の
ベースにはNPN型トランジスタTR1のコレクタが
接続され、このトランジスタTR1のエミツタはア
ースされる。そして、このトランジスタTR1のベ
ースに選局装置13から常時はローレベルを保持
し探局動作中にのみハイレベルとなる制御パルス
S30が与えられる。尚この選局装置13内の多く
の部分はデジタル回路として形成されている。 That is, a series circuit of a PNP transistor TR 2 having a resistor R 5 between the base and emitter and a resistor R 4 connected to the collector of this transistor TR 2 is connected in parallel to the capacitor C 1 , so that the transistor A DC voltage of +B volts is applied to the emitter of the transistor TR 2 , and the collector of the NPN transistor TR 1 is connected to the base of the transistor TR 2 , and the emitter of the transistor TR 1 is grounded. A control pulse is sent to the base of this transistor TR 1 from the tuning device 13, which always maintains a low level and becomes a high level only during station searching operation.
S30 given. Note that many parts within this channel selection device 13 are formed as digital circuits.
ここで、第1図および第2図により本考案に係
る時定数回路50の動作説明をする。 Here, the operation of the time constant circuit 50 according to the present invention will be explained with reference to FIGS. 1 and 2.
最初に、受信チヤンネルを切替えずに(若しく
は探局動作停止後の)一定の放送信号を受信して
いる場合を考える。 First, consider a case where a constant broadcast signal is being received without switching the reception channel (or after the station search operation has stopped).
この状態では制御パルスS30はローレベルに与
えられるので、トランジスタTR1はオフのためト
ランジスタTR2のベース電圧は約+Bボルトであ
りトランジスタTR2はオフである。したがつて、
コンデンサC1に並列接続された時定数切換回路
51の等価抵抗値は無限大に近い為、時定数回路
50は時定数切換回路部51を有しない場合と同
様の時定数となる。 In this state, the control pulse S30 is given at a low level, so the transistor TR1 is off, so the base voltage of the transistor TR2 is approximately +B volts, and the transistor TR2 is off. Therefore,
Since the equivalent resistance value of the time constant switching circuit 51 connected in parallel to the capacitor C 1 is close to infinity, the time constant circuit 50 has the same time constant as when the time constant switching circuit section 51 is not included.
次に、探局開始釦を操作して一定の放送信号を
受信している状態から探局動作により別の放送信
号を受信するまでの期間、すなわち探局動作中の
場合を考える。 Next, let us consider the period from when the search start button is operated and a certain broadcast signal is received until when another broadcast signal is received due to the search operation, that is, when the search operation is in progress.
探局動作開始時、制御パルスS30はハイレベル
となるので、トランジスタTR1がオンとなつてト
ランジスタTR2のベース電位がほぼ零ボルトとな
る。よつて、トランジスタTR2がオンとなり抵抗
器R4がコンデンサC1に並列接続されることによ
り、時定数回路50の時定数が小さくなる。特に
本考案の時定数回路50の1つの特徴はトランジ
スタTR2にPNPトランジスタを用い、トランジス
タTR2のベース電流がトランジスタTR1経由で接
地端子に流れるようにしたことである。それによ
つてトランジスタTR2のベース電流が抵抗R4経由
でコンデンサC2に流れこみ、高周波増幅回路1
2および中間周波増幅回路15に供給される
AGC電圧に変化を与えることを防止し、回路を
簡単化することができる。もしNPNトランジス
タを用いるとベース電流がエミツタ回路に引こま
れてコンデンサC2に流れこみ、ベース電流が後
段の増幅回路に供給されるAGC電圧に影響する
ことになる。 At the start of the station searching operation, the control pulse S30 becomes high level, so the transistor TR1 is turned on and the base potential of the transistor TR2 becomes approximately zero volts. Therefore, the time constant of the time constant circuit 50 becomes smaller by turning on the transistor TR 2 and connecting the resistor R 4 in parallel to the capacitor C 1 . In particular, one feature of the time constant circuit 50 of the present invention is that a PNP transistor is used as the transistor TR 2 so that the base current of the transistor TR 2 flows to the ground terminal via the transistor TR 1 . As a result, the base current of the transistor TR 2 flows into the capacitor C 2 via the resistor R 4 and the high frequency amplifier circuit 1
2 and the intermediate frequency amplification circuit 15.
It is possible to prevent changes to the AGC voltage and simplify the circuit. If an NPN transistor is used, the base current will be drawn into the emitter circuit and flow into capacitor C2 , and the base current will affect the AGC voltage supplied to the subsequent amplifier circuit.
ここで本願の目的とする前記時定数回路50の
時定数を切替える理由を説明するために、最初に
設定された放送信号の電界強度が低く、探局動作
により切換えようとしている他の放送チヤンネル
の電界強度が高い場合の各受信状態を考える。 Here, in order to explain the reason for switching the time constant of the time constant circuit 50, which is the object of the present application, the electric field strength of the initially set broadcast signal is low, and when the other broadcast channel is being switched by the search operation. Consider each reception state when the electric field strength is high.
電界強度が低い放送信号の受信状態は、前記合
成映像信号S5のレベルを通常のレベルまで高めよ
うとして前記AGC回路17によるAGC制御ルー
プにより前記高周波増幅回路12および前記中間
周波増幅回路15の利得は大となる。この状態で
電界強度が高い放送信号を探局して次の受信状態
に切替えると、AGC回路17によるAGC制御ル
ープには前記時定数回路50を有している為にそ
の時定数によりAGC制御は次の受信状態に切替
えた瞬間には変化することができず、電界強度が
高い電波を受信しているにもかかわらず、前記高
周波増幅回路12および前記中間周波増幅回路1
5の利得は大きいので前記中間周波増幅回路15
で増幅された前記中間周波信号はダイナミツクレ
ンジを超えてしまい、映像検波回路(図示せず)
で検波された映像信号中には同期パルスが良好な
波形となつて現われなくなつてしまい、フライバ
ツクパルスと位相比較できない。そのため、受信
状態であるにもかかわらず所謂、受信検知信号は
例えばハイレベルとなつて放送信号の存在を示さ
ない為に受信状態でないと判断されてしまう。そ
こで、前記時定数回路50の時定数が小さくなる
ように切替えることにより、受信チヤンネルが切
替わる状態でAGCループの制御の応答性を高
め、受信電波の電界強度のレベルに対応するよう
に正常にAGCループが制御されることになる。 The receiving state of a broadcast signal with a low electric field strength is determined by the gain of the high frequency amplification circuit 12 and the intermediate frequency amplification circuit 15 by the AGC control loop of the AGC circuit 17 in an attempt to raise the level of the composite video signal S5 to a normal level. becomes large. In this state, when searching for a broadcast signal with high electric field strength and switching to the next receiving state, the AGC control loop by the AGC circuit 17 includes the time constant circuit 50, so the AGC control is performed as follows according to the time constant. The high frequency amplification circuit 12 and the intermediate frequency amplification circuit 1 cannot change at the moment of switching to the reception state, and even though radio waves with high field strength are being received, the high frequency amplification circuit 12 and the intermediate frequency amplification circuit 1
Since the gain of 5 is large, the intermediate frequency amplification circuit 15
The intermediate frequency signal amplified by the video detection circuit (not shown) exceeds the dynamic range.
The synchronizing pulse has a good waveform and no longer appears in the video signal detected by the synchronous pulse, making it impossible to compare the phase with the flyback pulse. Therefore, even though the device is in the receiving state, the so-called reception detection signal becomes, for example, a high level and does not indicate the presence of the broadcast signal, so it is determined that the receiving state is not present. Therefore, by switching the time constant of the time constant circuit 50 to a smaller value, the responsiveness of the AGC loop control can be increased in the state where the reception channel is switched, and the control of the AGC loop can be normally adjusted to correspond to the field strength level of the received radio waves. The AGC loop will be controlled.
なお、通常の受信状態では時定数回路50の時
定数を大きくするには、飛行機、自動車等による
受信電波の乱れによつてAGCループが応答して
しまうのを防ぐ為である。 The time constant of the time constant circuit 50 is increased in normal reception conditions in order to prevent the AGC loop from responding due to disturbances in received radio waves caused by airplanes, automobiles, etc.
以上により、探局動作時に時定数回路50の時
定数を小さくすることにより、放送電波の電界強
度差が大きいチヤンネル間の切替えが誤動作なし
に行なえる。 As described above, by reducing the time constant of the time constant circuit 50 during the station searching operation, switching between channels having a large difference in field strength of broadcast waves can be performed without malfunction.
次に、本案の応用例を第3図に示す。 Next, an application example of the present invention is shown in Fig. 3.
図において、11は同調回路であり、VCOす
なわち外部から電圧を加えることによつて発振周
波数を変えることが可能な発振器(電圧制御発振
器)を有し、前記電圧制御発振器の周波数に対応
する受信周波数の電波の出力信号S1を出力する。
12は高周波増幅回路であり、前記出力信号S1が
入力され増幅されて出力信号S2を出力する。13
は局部発振回路であり、局部発振周波数である信
号を出力する。14は混合回路であり、前記出力
信号S2および前記局部発振周波数である信号が入
力されて、所望の受信チヤンネルに対応する中間
周波信号S3が出力される。15は中間周波増幅回
路であり、前記中間周波信号S3が入力、増幅され
て中間周波信号S4が出力される。16は検波回路
であり、前記中間周波信号S4が入力され、検波さ
れて合成映像信号S5を出力する。17はAGC回
路であり、前記合成映像信号S5が入力され、前記
合成映像信号S5のレベルに対応する信号レベルを
有するAGC制御信号S6を出力する。前記AGC制
御信号S6は、受信電波の電界強度差による前記合
成映像信号S5のレベル変動を防ぐ為に、前記高周
波増幅回路12および中間周波増幅回路15の利
得を制御するための信号である。18は同期分離
回路18であり、前記合成映像信号S5が入力さ
れ、前記合成映像信号S5中の同期パルスS7を分離
し出力する。19は同期検出回路であり、前記同
期パルスS7および水平パルスS8が入力されて、受
信状態を判別する受信検知信号S9が出力される。
20はプリスケーラであり、前記同調回路11内
の電圧制御発振器からの受信周波数を示す周波数
信号COが入力され、一定の比率で分周され(た
とえば、1/k)て、周波数変換された周波数信
号1が出力される。31はプログラマブル分周
器であり、前記周波数信号1および探局信号S
ASが入力され、前記周波数信号2が所定の分周
比(たとえば、1/N1,1/N2,……1/No,
……1/NM)で分周されて周波数変換された周
波数信号2を出力する。すなわち、通常の受信
状態たとえば3チヤンネルを受信していた時の前
記分周比が1/N3であり、探局動作時前記探局
信号SASを受けることにより次の放送の存在する
チヤンネルに対応する分周比1/NNとなる。3
2は基準発振器であり、基準周波数信号0を出
力する。33はφ−DETすなわち位相検波器で
あり、前記周波数信号2および基準周波数信号
0を入力し、これらの周波数の差を検出して誤
差信号E0を出力する。34は制御パルス発生回
路であり、前記誤差信号E0、前記受信検知信号
S9および前記探局信号SASが入力され、制御パル
スS30を出力する。すなわち、通常の受信状態で
は前記制御パルスS30はローレベルであり、探局
時前記探局信号SASが立ち上がることにより前記
制御パルスS30はハイレベルとなり、前記誤差信
号E0が零となつた時点で前記受信検知信号S9が
ハイレベルすなわち放送受信状態で前記制御パル
スS30はローレベルとなる。30はPLL周波数シ
ンセサイザであり、前記プログラマブル分周器3
1、前記基準発振器32、前記φ−DET33お
よび前記制御パルス発生回路34から構成される
ものである。40はLPF(ローパルスフイルタ)
であり、前記誤差信号E0を入力し、この誤差信
号E0のレベルに対応する直流電圧である直流出
力信号VDを出力し、前記同調回路11内の電圧
制御発振器に入力される。50は時定数回路であ
り、前記AGC制御信号S6および前記制御パルス
S30を入力し、前記制御パルスS30がローレベルの
時は通常の時定数を有する遅延回路であり、前記
制御パルスS30がハイレベルの時は前記通常の時
定数よりも小さな時定数となるように働く時定数
回路である。そして、前記AGC制御信号S6が前
記制御パルスS30のレベルに対応した時定数によ
り遅延されたAGC制御出力信号S60が出力され、
前記高周波増幅回路12および前記中間周波増幅
回路15に入力される。 In the figure, reference numeral 11 denotes a tuning circuit, which has a VCO, i.e., an oscillator (voltage controlled oscillator) whose oscillation frequency can be changed by applying a voltage from an external source, and outputs an output signal S1 of radio waves having a receiving frequency corresponding to the frequency of the voltage controlled oscillator.
Reference numeral 12 denotes a high-frequency amplifier circuit, which receives the output signal S1 , amplifies the signal, and outputs an output signal S2 .
is a local oscillator circuit, which outputs a signal having a local oscillation frequency. 14 is a mixer circuit, which receives the output signal S2 and the signal having the local oscillation frequency, and outputs an intermediate frequency signal S3 corresponding to a desired receiving channel. 15 is an intermediate frequency amplifier circuit, which receives the intermediate frequency signal S3 , amplifies it, and outputs an intermediate frequency signal S4 . 16 is a detection circuit, which receives the intermediate frequency signal S4 , detects it, and outputs a composite video signal S5 . 17 is an AGC circuit, which receives the composite video signal S5 , and outputs an AGC control signal S6 having a signal level corresponding to the level of the composite video signal S5 . The AGC control signal S6 is a signal for controlling the gain of the high frequency amplifier circuit 12 and the intermediate frequency amplifier circuit 15 in order to prevent the level of the composite video signal S5 from fluctuating due to differences in the field strength of the received radio waves. Reference numeral 18 denotes a sync separation circuit which receives the composite video signal S5 , separates and outputs a sync pulse S7 contained in the composite video signal S5 , and 19 denotes a sync detection circuit which receives the sync pulse S7 and horizontal pulse S8 and outputs a reception detection signal S9 for determining the reception state.
A prescaler 20 receives a frequency signal CO indicating the reception frequency from the voltage-controlled oscillator in the tuning circuit 11, divides the frequency by a fixed ratio (for example, 1/k), and outputs a frequency-converted frequency signal 1. A programmable frequency divider 31 divides the frequency signal 1 and the station search signal S
AS is input, and the frequency signal 2 is divided by a predetermined frequency division ratio (for example, 1/N 1 , 1/N 2 , . . . 1/N o ,
...1/N M ) and outputs a frequency-converted frequency signal 2. That is, the frequency division ratio when receiving normal reception, for example, channel 3, is 1/N 3 , and when the station search operation is performed, the frequency division ratio becomes 1/N N corresponding to the channel on which the next broadcast exists by receiving the station search signal S AS .
Reference numeral 2 denotes a reference oscillator, which outputs a reference frequency signal 0. Reference numeral 33 denotes a φ-DET, i.e., a phase detector, which detects the frequency signal 2 and the reference frequency signal 0.
0 , detects the difference between these frequencies, and outputs an error signal E 0. 34 is a control pulse generating circuit, which receives the error signal E 0 and the reception detection signal
It receives the programmable frequency divider 3 and the station search signal SAS , and outputs a control pulse S30 . That is, in a normal receiving state, the control pulse S30 is at a low level , and when the station search signal SAS rises during station search, the control pulse S30 goes to a high level, and when the error signal E0 becomes zero, the reception detection signal S9 goes to a high level, i.e., the control pulse S30 goes to a low level in a broadcast receiving state. 30 is a PLL frequency synthesizer, and the programmable frequency divider 3
1, the reference oscillator 32, the φ-DET 33, and the control pulse generating circuit 34. 40 is an LPF (low pulse filter).
The error signal E0 is input, and a DC output signal VD , which is a DC voltage corresponding to the level of the error signal E0 , is output, and is input to the voltage controlled oscillator in the tuning circuit 11. 50 is a time constant circuit, and the AGC control signal S6 and the control pulse
The AGC control output signal S60 is outputted by delaying the AGC control signal S6 by a time constant corresponding to the level of the control pulse S30 .
The signal is input to the high frequency amplifier circuit 12 and the intermediate frequency amplifier circuit 15 .
以上説明したように本考案は、通常の受信状態
では時定数回路の時定数を大きくし、探局動作時
には該時定数を小さく切換えることにより、放送
電波の電界強度差が大きいチヤンネル間の切替え
を誤動作なしに行うことができるばかりでなく、
時定数切換え用トランジスタのベース電流によつ
て後段の高周波増幅回路および中間周波増幅回路
に供給されるAGC電圧が影響されないような導
電型トランジスタを用いることにより、回路の動
作が安定になり、かつ回路を簡単化することがで
きる効果がある。 As explained above, the present invention increases the time constant of the time constant circuit during normal reception conditions, and switches the time constant to a lower value during station searching operations, thereby facilitating switching between channels with large differences in field strength of broadcast radio waves. Not only can it be done without malfunctions, but
By using a conductivity type transistor that does not affect the AGC voltage supplied to the high frequency amplifier circuit and intermediate frequency amplifier circuit in the subsequent stage due to the base current of the time constant switching transistor, the operation of the circuit becomes stable and the circuit operation becomes stable. This has the effect of simplifying the process.
第1図は従来の回路図、第2図は本案の1実施
例を示す回路図、第3図は本考案の応用例を示す
回路図である。
50……時定数回路、51……時定数切替回
路、30……PLL周波数シンセサイザ、34……
制御パルス発生回路、SAS探局信号、S9……受信
検知信号、S30……制御パルス、S6……AGC制御
信号、S60……AGC制御出力信号、TR1,2……
トランジスタ、R1〜R5……抵抗器、C1,C2……
コンデンサ。
FIG. 1 is a conventional circuit diagram, FIG. 2 is a circuit diagram showing one embodiment of the present invention, and FIG. 3 is a circuit diagram showing an application example of the present invention. 50... Time constant circuit, 51... Time constant switching circuit, 30... PLL frequency synthesizer, 34...
Control pulse generation circuit, S AS search signal, S 9 ... Reception detection signal, S 30 ... Control pulse, S 6 ... AGC control signal, S 60 ... AGC control output signal, TR 1 , 2 ...
Transistor, R 1 to R 5 ... Resistor, C 1 , C 2 ...
capacitor.
Claims (1)
号の存在を検出したときに前記探局動作を停止し
て所望の放送信号の中間周波信号を取り出す自動
探局機能を有するテレビジヨン受像機において、
通常の受信中は第1の直流レベルに保持され、探
局動作時には前記第1の直流レベルとは異なる第
2の直流レベルに切換わる直流信号を発生する直
流信号発生手段と、 直流電源と、第1および第2の接続点で並列に
接続されている第1の抵抗および第1のコンデン
サを有し第1の接続点は前記直流電源の第1の電
極に接続されている第1のCR回路と、第1およ
び第2の接続点で並列に接続されている第2の抵
抗および第2のコンデンサを有し第2の接続点は
前記直流電源の第2の電極に接続され第1の接続
点は第1のCR回路の第2の接続点に接続されて
いる第2のCR回路と、一端はAGC回路の出力に
接続され他端は第1および第2のCR回路の接続
点に接続されている第3の抵抗と、ベースは前記
直流信号発生手段の出力に接続されエミツタは前
記直流電源の第2の電極に接続されコレクタは第
4の抵抗を介して前記直流電源の第1の電極に接
続されている第1の導電型トランジスタと、ベー
スは前記第1の導電型トランジスタのコレクタに
接続され、エミツタは前記直流電源の第1の電極
に接続されコレクタは第5の抵抗を介して前記第
1および第2のCR回路の接続点に接続されてい
る第2の導電型トランジスタを備えた時定数回路
を有することを特徴とするAGC制御信号の応答
速度制御装置。[Claims for Utility Model Registration] An automatic station search that starts a station search operation by a predetermined channel selection operation, stops the station search operation when the presence of a broadcast signal is detected, and extracts an intermediate frequency signal of a desired broadcast signal. In a television receiver having the function,
a DC signal generating means for generating a DC signal that is maintained at a first DC level during normal reception and switched to a second DC level different from the first DC level during station searching operation; a DC power supply; a first CR having a first resistor and a first capacitor connected in parallel at first and second connection points, the first connection point being connected to a first electrode of the DC power supply; a second resistor and a second capacitor connected in parallel at first and second connection points; the second connection point is connected to a second electrode of the DC power source; The connection point is connected to the second CR circuit which is connected to the second connection point of the first CR circuit, one end is connected to the output of the AGC circuit, and the other end is connected to the connection point of the first and second CR circuits. A third resistor is connected, the base is connected to the output of the DC signal generating means, the emitter is connected to the second electrode of the DC power source, and the collector is connected to the first electrode of the DC signal generator through the fourth resistor. a first conductivity type transistor connected to an electrode of the first conductivity type transistor, a base connected to a collector of the first conductivity type transistor, an emitter connected to a first electrode of the DC power source, and a collector connected to a fifth resistor. A response speed control device for an AGC control signal, comprising a time constant circuit including a second conductivity type transistor connected to a connection point of the first and second CR circuits via a time constant circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980121879U JPS628577Y2 (en) | 1980-08-29 | 1980-08-29 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980121879U JPS628577Y2 (en) | 1980-08-29 | 1980-08-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5746317U JPS5746317U (en) | 1982-03-15 |
| JPS628577Y2 true JPS628577Y2 (en) | 1987-02-27 |
Family
ID=29482520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1980121879U Expired JPS628577Y2 (en) | 1980-08-29 | 1980-08-29 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS628577Y2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01294488A (en) * | 1988-05-17 | 1989-11-28 | Ebara Corp | Device for transferring and cooling container and apparatus for feeding beverage including the device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6141296Y2 (en) * | 1980-02-05 | 1986-11-25 |
-
1980
- 1980-08-29 JP JP1980121879U patent/JPS628577Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5746317U (en) | 1982-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2729028B2 (en) | Method and circuit for demodulating FM carrier | |
| KR910003230B1 (en) | Mujlti-band fm receiver for receiving fm broadcasting signals and tv broadcasting sound signals | |
| JPS627728B2 (en) | ||
| US4261016A (en) | Television receiver | |
| US5220684A (en) | Channel selecting circuit | |
| US5995169A (en) | SIF signal processing circuit | |
| US4263675A (en) | AFT circuit | |
| KR960000523B1 (en) | Receiver | |
| JPS628577Y2 (en) | ||
| JP3356244B2 (en) | Television signal receiver | |
| US4245351A (en) | AFT Arrangement for a phase locked loop tuning system | |
| JP2911458B2 (en) | Automatic frequency control device | |
| US4208741A (en) | AFC System for a synthesizer tuning system | |
| US6233023B1 (en) | Automatic fine tuning circuit | |
| JPS593616Y2 (en) | Sweep type tuning device | |
| JPS5883446A (en) | Receiving machine | |
| US4267602A (en) | Acquisition delay circuit for a PLL reference oscillator | |
| JPH0644192Y2 (en) | FM-AM receiver | |
| JPH0795109A (en) | Multiplexer circuit | |
| JPH0131756B2 (en) | ||
| JPS5831052B2 (en) | Jiyushinouchi | |
| JPS5843948B2 (en) | Eizou Douki Kenpa Cairo | |
| JPH03117222A (en) | Receiver of voltage synthesizer system | |
| JPS6035302Y2 (en) | automatic tuning circuit | |
| JPH0112439Y2 (en) |