JPS628619A - デジタル−アナログ変換器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、１ビット符号化信号が第１の値を有する場合
に第１の極性の電流パルスを積分し、１ビット符号化信
号が第２の値を有する場合に第２の極性の電流パルスを
積分する積分器を具え、１ビット符号化信号をアナログ
信号に変換するデジタル−アナログ変換器に関するもの
である。

このようなデジタル−アナログ変換器は文献“アイ・イ
ー・イー・イー・トランザクションズ・オン・サーキュ
イッッ・アンド・システムズ（ＩＥＢＢＴｒａｎｓａｃ
ｔｉｏｎｓ　ｏｎ　Ｃ１ｒｃｕｉｔｓ　ａｎｄ　Ｓｙｓ
ｔｅｍｓ）　　”　、　Ｖｏｌ。

ＣＡＳ−２５，Ｎａ　７　、　Ｊｕｌｙ　１９７８の第
５１０〜５１４頁に“ア・シグマ−デルタ・モジュレー
タ・アズ・アン・エイ／ディー・コンバータ（Ａ　Ｓｉ
ｇｍａ−ＤｅｌｔａＭｏｄｕｌａｔｏｒ　ａｎｄ　Ｓｙ
ｓｔｅｍｓ）　”と題して記載されている。この既知の
変換器は１ピット符号化信号の値“１”或いは“０”に
依存して正或いは負の電流パルスを積分するコンデンサ
を有している。このコンデンサの端子間電圧がアナログ
出力電圧を構成する。正および負の電流パルスはそれぞ
れ電流源および電流シンクにより供給される。

積分器は原理的にはコンデンサの代わりに演算増幅器を
有するようにでき、この場合この演算増幅器の出力端を
第１コンデンサにより反転入力端に接続する。更に、電
流パルスはスイッチキャパシタであるｊｆｒ２コンデン
サにより発生せしめることもできる。正の電流パルスは
、まず最初このコンデンサを放電させ、次にこのコンデ
ンサの一方の極を基準電圧点に接続し、次に他方の極を
増幅器の反転入力端に接続することによりこのコンデン
サを充電させることにより生ぜしめることができる。負
の電流パルスは、まず最初このコンデンサの一方の極を
基準電圧点に接続し、他方の極を接地することによりこ
のコンデンサを充電させ、次に前記の一方の極を接地し
、他方の極を増幅器の反転入力端に接続することにより
このコンデンサを放電させることにより生せしめること
ができる。

しかし、このような回路構成としたデジタル−アナログ
変換器には、以下のよ”うな問題点がある。

すなわち、第２コンデンサを充電して正の電流パルスを
発生させる際、第１コンデンサおよび第２コンデンサは
基準電圧に対する分圧器として作用する為に増幅器の反
転入力端に比較的大きな過渡電圧が生じる。更に、コン
デンサの充電電流が比較的大きな初期値を有する場合に
は、増幅器の出力抵抗にまたがって他の過渡電圧が生じ
、この過渡電圧も反転入力端に現れ、この過渡電圧が最
初に述べた過渡電圧に加わる。増幅器の帯域幅は制限さ
れている為、増幅器の出力は入力端におけるこの過渡電
圧を追従しえない。従って、負帰還にもかかわらず増幅
器の入力信号は入力段が過駆動される程度に大きくなる
おそれがある。従って、増幅器の入力電圧および出力電
圧の関係はもはや直線的にならず、これによりひずみを
生せしめる。

このひずみはアナログ出力信号の種々の周波数成分を相
互変調せしめる。これと同様な問題が負電流パルスに対
しても生じる。

本発明の目的は、アナログ出力信号にひずみを生ぜしめ
ることなくスイッチキャパシタを設けることのできるデ
ジタル−アナログ変換器を提供せんとするにある。

本発明は１ビット符号化信号が第１の値を有する場合に
第１の極性の電流パルスを積分し、１ビット符号化信号
が第２の値を有する場合に第２の極性の電流パルスを積
分する積分器を具え、１ビット符号化信号をアナログ信
号に変換するデジタル−アナログ変換器において、前記
の積分器は演算増幅器を具え、該演算増幅器は反転入力
端と、第１基準電圧の第１端子に結合された非反転入力
端と、少なくとも第１コンデンサおよび抵抗により前記
の反転入力端に結合されている出力端とを有しており、
デジタル−アナログ変換器は更に、電流パルスを発生す
る少なくとも第１のスイッチング回路網を具え、この第
１スイッチング回路網は前記の増幅器の反転入力端に結
合され、この第１スイッチング回路網は第２コンデンサ
を有し、前記の増幅器の反転入力端と前記の第１端子と
の間に第３コンデンサが配置され、この第３コンデンサ
は第１コンデンサのキャパシタンスよりも大キ＜、第２
コンデンサのキャパシタンスよリモ大きなキャパシタン
スを有していることを特徴とする。

本発明による。デジタル−アナログ変換器においては、
第３コンデンサにより出力信号のひずみを低減せしめる
。増幅器の入力側は、特性が主として抵抗、第３コンデ
ンサおよび第１コンデンサによって決まる低域通過フィ
ルタを構成する。増幅器の入力側で見た第１コンデンサ
の実効キャパシタンスはミラー効果の為にその実際のキ
ャパシタンスの、増幅器の利得倍となる。増幅器の利得
は低周波に対し大きい為、第１コンデンサの実効キャパ
シタンス（いわゆるミラーキャパシタンス）は第３コン
デンサのキャパシタンスよりも大きくなる。この場合フ
ィルタの遮断周波数は第１コンデンサによって決まり、
第３コンデンサはフィルタの伝達特性に殆ど影響を及ぼ
さない。増幅器の利得は高周波に対し減少する為、前記
のミラーキャパシタンスは第３コンデンサのキャパシタ
ンスよりも小さくなる。この場合フィルタの遮断周波数
は第３コンデンサによって決まる。この遮断周波数は高
周波信号が減衰されるように選択する。

従って、増幅器の反転入力端に現れる過渡電圧は減衰さ
れる。入力端子が比較的低い場合、増幅器の入力電圧お
よび出力電圧間の関係は直線的であり、従ってひずみは
極めてわずかとなる。

第１極性の電流パルスおよび第２極性の電流パルスは原
理的に１つのスイッチング回路網により発生せしめるこ
とができる。しかし、これらの電流パルスは別個のスイ
ッチング回路網により発生せしめるのが好ましい。この
場合のデジタル−アナログ変換器は前記の増幅器の反転
入力端に結合された第２のスイッチング回路網を具えて
おり、この第２スイッチング回路網は第４コンデンサを
有しており、前記の第１スイッチング回路網は第１の極
性の電流パルスを発生する作用をし、前記の第２スイッ
チング回路網は第２の極性の電流パルスを発生するよう
にすることができる。このようにする場合には、更に、
前記″の第１スイッチング回路網は前記の第２コンデン
サの一方の極を前記の第１端子および第２基準電位の第
２端子にそれぞれ接続する為の第１スイッチおよび第２
スイッチと、前記の第２コンデンサの他方の極を前記の
第１端子および前記の増幅器の反転入力端にそれぞれ接
続する為の第３スイッチおよび第４スイッチとを具えて
ふり、前記の第２スイッチング回路網は第４コンデンサ
の一方の極を前記の第１端子および第２端子にそれぞれ
接続する為の第５スイッチおよび第６スイッチと、前記
の第４コンデンサの他方の極を前記の第１端子および前
記の増幅器の反転入力端にそれぞれ接続する為の第７ス
イッチおよび第８スイッチとを具えているようにするこ
とができる。第１スイッチング回路網および第２スイッ
チング回路網のスイッチはそれぞれ正の電流パルスおよ
び負の電流パルスを発生するように異ならせるように制
御することができる。

本発明の実施例においては、デジタル−アナログ変換器
は、第１クロック期間中第１スイッチ、第３スイッチ、
第６スイッチおよび第７スイッチを閉じ、第２クロック
期間中第２スイッチおよび第５スイッチを閉じるクロッ
ク手段と、１ビット符号化信号により制御され、第２ク
ロック期間中で１ビット符号化信号が第１の値を有する
際に第４スイッチを閉じ、第２クロック期間中で１ビッ
ト符号化信号が第２の値を有する際に第８スイッチを閉
じる制御手段とを具えているようにするのが適してい天
。

図面につき本発明をｉ油明する。

第１図は本発明の第１実施例によるデジタル−アナログ
変換器を示す。この変換器は、固定電位点、本例では大
地に接続された非反転入力端２と、反転入力端３と、出
力端４とを有する演算増幅器１を具えている。この出力
端４はコンデンサーにより反転入力端３に接続されてい
る。増幅器１はコンデンサＣ３と相俟って積分器を構成
する。このコンデンサＣＩと並列に抵抗Ｒ１を配置して
直流帰還を達成する。抵抗Ｒ１はスイッチキャパシタと
することもできることを銘記すべきである。反転入力端
３は更にコンデンサＣ２により接地されている。

反転入力端３には、第１スイッチング回路網１０により
生ぜしめられる正の電流パルスと、第２スイッチング回
路網２０により生ぜしめられる負の電流パルスとが供給
されうる。スイッチング回路網１０はコンデンサＣ５を
有し、その一方の極ＡはスイッチＳ２により基準電圧Ｖ
ｒ＊ｆの点にまたスイッチＳＩにより大地に接続でき、
他方の極ＢはスイッチＳ４により反転入力端３にまたス
イッチＳ、により大地に接続しうる。極ＣおよびＤを有
するコンデンサＣ１と、スイッチ５Ｓ−Ｓ、とを具える
スイッチング回路網２０はスイッチング回路ｗｉ１０と
同じ型にし°うる。

スイッチ３１〜Ｓ、は既知のいかなる型のトランジスタ
にもすることが゛でき、例えばｐチャネル電界効果トラ
ンジスタを有するようにしうる。

スイッチＳＩＴ　Ｓ２．　Ｓ３．　ＳＳ、　Ｓｌ＋およ
びＳ、は線図的に示すクロック手段３０により制御され
る。スイッチＳ２およびＳ５は、クロック信号ＣＫが高
レベルにある場合にこれらスイッチが位置１（閉成位置
）にあり、クロック信号Ｃにが低レベルにある場合にこ
れらスイッチが位置２（開放位置）にあるようにクロッ
ク信号ＣＫにより制御される。スイッチＳｌ＋Ｓ、、　
Ｓ６およびＳ、は、クロック信号ＣＫが高レベルにある
場合にこれらスイッチが位置２（開放位置）にあり、ク
ロック信号Ｃにが低レベルにある場合にこれらスイッチ
が位置１（開成位置）にあるようにクロック信号ＣＫに
より制御される。

スイッチＳ１．　Ｓ、、　Ｓ、およびＳ、は１ビット符
号化入力信号■により、線図的に示す制御手段４０を介
して制御される。一方のビット値、例えば論理値″１”
に対してスイッチＳ、は、クロック信号ＣＫが高レベル
にある期間中位置１（閉成位置）に設定され、クロック
信号ＣＫが低レベルにある期間中位置２（開放位置）に
設定され、これらの期間中スイッチＳ８は常に位置２（
開放位置）にある。他方のビット値、例えは論理値“０
”に対してはスイッチＳ８が、クロック信号ＣＫが高レ
ベルにある期間中位置１（閉成位置）に設定され、クロ
ック信号ＣＫが低レベルにある期間中位置２（開放位置
）に設定され、これらの期間中スイッチＳ４は常に位置
２（開放位置）にある。スイッチＳ７にはスイッチＳ、
に供給されるのと同じ信号が供給され、スイッチＳ３に
はスイッチＳ８に供給されるのと同じ信号が供給される
。

次に本発明による回路の動作を第２図につき説明する。

この第２図は値“１”を２ビツト、値“０”を２ビツト
この順序で有するデジタル人力信号■と、クロック信号
ＣＫと、スイッチＳ、〜Ｓ８に対する制御信号と、点Ａ
における電圧ｖＡと、点已における電圧Ｖ、と点Ｃにお
ける電圧Ｖ、と、点りにおける電圧Ｖ、と、増幅器１の
入力端３における電圧ｖ３と、出力端４における電圧Ｖ
、とを示している。

期間０〜ｔ２中人カビッ）Ｉの電圧は比較的高く、本例
ではこの電圧が論理値“１”に相当する。この期間中ス
イッチＳ、は開放している為、第２スイッチング回路網
２０は増幅器１０反転入力端３から分離されている。ク
ロック信号ＣＫが高レベルにあるクロック期間０〜ｔ１
中はスイッチ３２右よびＳ、が閉成している。スイッチ
Ｓ２が閉成すると、点Ａが基準電圧Ｖｒ＊ｆの点に接続
される為、Ｖｒ＊ｆにほぼ等しい大きさの正の過渡電圧
がこの点Ａに現れる。コンデンサＣ７はコンデンサＣ＋
およびＣ１に比べて低いインピーダンスを有している為
、得られる電圧分割により、点已に、従って反転入力端
３に現れる過渡電圧を可成り減少せしめる。これにより
出力端４に負の過渡電圧を生せしめる。この過渡電圧は
入力端３における過渡電圧と直線関係にある為、ひずみ
は導入されない。出力端４における過渡電圧は電流パル
スを生せしめる為、コンデンサーおよびＣ５が充電され
、実質的に接地されていた反転入力端３における電圧が
零電圧に引戻される。クロック信号ＣＫが低レベルにあ
るクロック期間ｔ、〜ｔ２においては、スイッチＳ２お
よびＳ、が開放し、スイッチＳ１およびＳ、が閉成して
いる。従って、コンデンサＣ３は完全に放電し、このコ
ンデンサを次のクロック期間中再充電せしめうる。この
ようにして正の電流パルスが増幅器１に供給される。

クロック期間０〜ｔ、中は第２スイッチング回路網２０
におけるスイッチＳ、およびＳ、が閉成されている為、
コンデンサＣ４は完全１と放電せしめられる。

クロック期間１．−１２においては、スイッチＳ６およ
びＳ７が閉成されている為、コンデンサＣ４は基準電圧
Ｌｅｆまで充電される。期間ｔ２〜ｔ４においては、論
理値“１”が再び制御手段４０に供給される為、増幅器
１に再び正の電流パルスが供給される。この電流パルス
の結果として出力電圧Ｖ４は更に同じ量だけ減少する。

期間ｔ、〜ｔ６においては入力ビットの電圧が比較的低
く、本例ではこの電圧が論理値“０”に相当する。この
期間中スイッチＳ、は開放している為、第１スイッチン
グ回路網１０は増幅器１の反転入力端子３から分離され
ている。前のクロック期間ｔ。

〜ｔ４中コンデンサＣ１はスイッチＳ６およびＳ７によ
り基準電圧Ｖｒ＊ｆまで充電されている。クロック期間
ｔ４〜ｔ、中スイッチＳ、およびＳ８が閉成する。従っ
て点Ｃに基準電圧に等しい大きさの負の過渡電圧が現れ
る。これにより点りに、従って反転入力端３に負の過渡
電圧を生せしめるも、この過渡電圧はコンデンサＣ２が
存在する為に可成り減衰される。。

従って、入力端３にふける過渡電圧に対し直線関係にあ
る正の過渡電圧が出力端４に現れる為、ひずみが導入さ
れない。出力端４における正の過渡電圧は負の電流パル
スを生じる為、コンデンサＣ１およびＣ４が放電せしめ
られ、反転入力端における電圧が零電圧に回復せしめら
れる。期間ｔ５〜ｔ６においてはスイッチＳ６およびＳ
７が閉成され、従ってコンデンサＣ１が再び基準電圧Ｖ
ｒｓｆまで充電される。

クロック期間ｔ、〜乞、においては、スイッチング回路
網１０におけるスイッチＳ２およびＳ３が閉成される為
、コンデンサＣ８が基準電圧Ｌｅｆまで充電−される。

次のクロック期間ｔ、〜ｔ、においては、スイッチＳ１
およびＳ３が閉成され、従ってコンデンサＣ５が完全に
放電せしめられる。

期間ｔ６〜ｔ８においては制御手段４０に再び論理値“
０”が与えられる為、増幅器の反転入力端３に再び負の
電流パルスが与えられる。従って、出力電圧ｖ４は零電
圧まで増大する。

従って、上述したように順次の人力ビットは電流パルス
がコンデンサーに供給されるか或いはコンデンサＣ１に
より供給せしめられるかを、従ってアナログ出力電圧が
減少するか或いは増大するかを決定する。

原理的には、デジタル人力信号から取出したスイッチン
グパルスによりスイッチＳ、およびＳ８を制御したり、
クロック信号によりスイッチＳ４およびＳ８を制御した
りすることもできることを銘記すべきである。しかし、
このようにすると以下のような欠点を生じる。すなわち
、スイッチＳ２を切換える順次のスイッチングパルスは
低周波信号情報を含む為、点Ａにおける電圧は低周波成
分を含む。

これらの低周波信号はスイッチの漂遊容量を経て増幅器
１の反転入力端３に達し、これにより出力信号をひずま
せるおそれがある。スイッチＳ４がデジタル入力信号か
ら取出されたスイッチングパルスにより制御される場合
には、これらの低周波信号は増幅器１の反転入力端３に
も現れるも、この場合電圧レベルは極めて低くなる。そ
の理由は、この反転入力端は実質上の接地点を構成し、
漂遊容量がこの点に何の影響をも及ぼさない為である。

第３図は、本発明によるデジタル−アナログ変換器の第
２実施例を示し、第１図と同じ部分には第１図と同じ符
号を付しである。この変換器は、スイッチング回路網１
０においてスイッチＳ、と並列にスイッチＳ、が配置さ
れ、スイッチング回路網２０においてスイッチＳ、と並
列にスイッチＳ、Ｏが配置されている点で第１図の変換
器と相違している。

スイッチＳ、およびＳ、Ｏは、スイッチＳ、がスイッチ
Ｓ８と同様に切換えられ、スイッチＳ、。がスイッチＳ
、と同様に切換えられるように、制御手段４０によりデ
ジタル人力信号工から取出されたスイッチングパルスに
より制御される。

第１図に示す実施例では、スイッチＳ３およびＳ。

がクロックパルスとデジタル入力信号から取出されたス
イッチングパルスとの双方を受ける。従って、スイッチ
Ｓ、は順次のビットが値“１”を有する場合に閉成状態
を維持し、スイッチＳ、は順次のビットが値“０”を有
する場合に開成状態を維持する（第２図参照）。従って
、漂遊キャパシタンスの放電により生ぜしめられる低周
波信号が点ＢおよびＤに生じ、これらの信号により出力
信号をひずませるおそれがある。第３図に示す実施例で
は、スイッチＳ、およびＳ、がクロックパルスのみによ
って切換えられ、一方、デジタル入力信号から取出され
たスイッチングパルスは別個のスイッチＳ、およびＳ、
Ｏに供給れる。従って、スイッチング回路網１０におい
てはスイッチＳ３およびＳ、の少なくとも一方が、スイ
ッチング回路網２０においてはスイッチＳ、およびＳ、
。の少なくとも一方が各クロック期間後に切換わる。こ
れにより、出力信号をひずませるおそれがある低周波信
号が点ＢおよびＤに生じないようにする。

本発明は上述した例のみに限定されず、幾多の変更を加
えうろこと勿論である。例えば原理的には、正の電流パ
ルトと負の電流パルスとを１つのスイッチング回路網に
より発生させることができる。この場合、２つのスイッ
チング回路網により同時に行われる工程を順次に行うよ
うにする必要がある。また前述した例では、増幅器１の
非反転入力端２とこれに接続されるスイッチとを接地し
ている。しかし、その代わりにこれらを零とは異なる電
位の点に接続することもできる。また前述した例では、
トランジスタスイッチを全て同じ導電型とした。しかし
、反転クロック信号が供給されるスイッチを反対導電型
とし、これによりすべてのスイッチを同じクロック信号
により制御しうるようにすることができる。また前述し
た実施例ではコンデンサＣ３右よびＣ１の充電時間と放
電時間とを互いに等しく選択した。しかし、放電時間を
充電時間と相違させることができる。

【図面の簡単な説明】

第１図は、本発明による第１実施例のデジタル−アナロ
グ変換器を示す回路図、 第２図は、第１図の回路を説明する為に第１図の回路の
種々の点における電圧変化を示す波形図、第３図は、本
発明による第２実施例のデジタル−アナログ変換器を示
す回路図である。 １・・・演算増幅器

Claims (1)

1. 【特許請求の範囲】 １、１ビット符号化信号が第１の値を有する場合に第１
   の極性の電流パルスを積分し、１ビット符号化信号が第
   ２の値を有する場合に第２の極性の電流パルスを積分す
   る積分器を具え、１ビット符号化信号をアナログ信号に
   変換するデジタル−アナログ変換器において、前記の積
   分器は演算増幅器を具え、該演算増幅器は反転入力端と
   、第１基準電圧の第１端子に結合された非反転入力端と
   、少なくとも第１コンデンサおよび抵抗により前記の反
   転入力端に結合されている出力端とを有しており、デジ
   タル−アナログ変換器は更に、電流パルスを発生する少
   なくとも第１のスイッチング回路網を具え、この第１ス
   イッチング回路網は前記の増幅器の反転入力端に結合さ
   れ、この第１スイッチング回路網は第２コンデンサを有
   し、前記の増幅器の反転入力端と前記の第１端子との間
   に第３コンデンサが配置され、この第３コンデンサは第
   １コンデンサのキャパシタンスよりも大きく、第２コン
   デンサのキャパシタンスよりも大きなキャパシタンスを
   有していることを特徴とするデジタル−アナログ変換器
   。 ２、特許請求の範囲第１項に記載のデジタル−アナログ
   変換器において、このデジタル−アナログ変換器は前記
   の増幅器の反転入力端に結合された第２のスイッチング
   回路網を具えており、この第２スイッチング回路網は第
   ４コンデンサを有しており、前記の第１スイッチング回
   路網は第１の極性の電流パルスを発生する作用をし、前
   記の第２スイッチング回路網は第２の極性の電流パルス
   を発生するようになっていることを特徴とするデジタル
   −アナログ変換器。 ３、特許請求の範囲第２項に記載のデジタル−アナログ
   変換器において、前記の第１スイッチング回路網は前記
   の第２コンデンサの一方の極を前記の第１端子および第
   ２基準電位の第２端子にそれぞれ接続する為の第１スイ
   ッチおよび第２スイッチと、前記の第２コンデンサの他
   方の極を前記の第１端子および前記の増幅器の反転入力
   端にそれぞれ接続する為の第３スイッチおよび第４スイ
   ッチとを具えており、前記の第２スイッチング回路網は
   第４コンデンサの一方の極を前記の第１端子および第２
   端子にそれぞれ接続する為の第５スイッチおよび第６ス
   イッチと、前記の第４コンデンサの他方の極を前記の第
   １端子および前記の増幅器の反転入力端にそれぞれ接続
   する為の第７スイッチおよび第８スイッチとを具えてい
   ることを特徴とするデジタル−アナログ変換器。 ４、特許請求の範囲第３項に記載のデジタル−アナログ
   変換器において、このデジタル−アナログ変換器は、第
   １クロック期間中第１スイッチ、第３スイッチ、第６ス
   イッチおよび第７スイッチを閉じ、第２クロック期間中
   第２スイッチおよび第５スイッチを閉じるクロック手段
   と、１ビット符号化信号により制御され、第２クロック
   期間中で１ビット符号化信号が第１の値を有する際に第
   ４スイッチを閉じ、第２クロック期間中で１ビット符号
   化信号が第２の値を有する際に第８スイッチを閉じる制
   御手段とを具えていることを特徴とするデジタル−アナ
   ログ変換器。 ５、特許請求の範囲第４項に記載のデジタル−アナログ
   変換器において、このデジタル−アナログ変換器は前記
   の第３スイッチと並列に配置した第９スイッチと、前記
   の第７スイッチと並列に配置した第１０スイッチとを具
   えており、これら第９スイッチおよび第１０スイッチは
   前記の制御手段によりそれぞれ前記の第８スイッチおよ
   び第４スイッチと同様に制御されるようになっているこ
   とを特徴とするデジタル−アナログ変換器。