JPS628634A - タイミング抽出方式 - Google Patents
タイミング抽出方式Info
- Publication number
- JPS628634A JPS628634A JP60146780A JP14678085A JPS628634A JP S628634 A JPS628634 A JP S628634A JP 60146780 A JP60146780 A JP 60146780A JP 14678085 A JP14678085 A JP 14678085A JP S628634 A JPS628634 A JP S628634A
- Authority
- JP
- Japan
- Prior art keywords
- information transmission
- signal
- phase
- result
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は標本化された信号からタイミングを抽出するタ
イミング抽出方式に関する。
イミング抽出方式に関する。
(従来の技術)
従来、標本化されたディジタル情報伝送波形信号からタ
イミング抽出する方式としては、標本化されたディジタ
ル情報伝送波形信号を連続信号に変換してからLCタン
ク回路及び必要に応じてディジタルPLLを用いてタイ
ミング抽出する方式、あるいは文献(昭和59年電子通
信学会通信部門全国大会講演論文集、分冊2、A−55
8、昭和59年10月3日近藤則昭他、r 320 k
bit/sLT用タンクレスクロック再生方式」)に示
されるように前記連続信号が、ある設定された閾値を越
えて立上るタイミングを検出し、この検出されたタイミ
ングをもとにディジタルPLLあるいはアナログPLL
(位相ロックループ)を用いてタイミング抽出する方式
がある。
イミング抽出する方式としては、標本化されたディジタ
ル情報伝送波形信号を連続信号に変換してからLCタン
ク回路及び必要に応じてディジタルPLLを用いてタイ
ミング抽出する方式、あるいは文献(昭和59年電子通
信学会通信部門全国大会講演論文集、分冊2、A−55
8、昭和59年10月3日近藤則昭他、r 320 k
bit/sLT用タンクレスクロック再生方式」)に示
されるように前記連続信号が、ある設定された閾値を越
えて立上るタイミングを検出し、この検出されたタイミ
ングをもとにディジタルPLLあるいはアナログPLL
(位相ロックループ)を用いてタイミング抽出する方式
がある。
第3図は後者の方式を簡単に説明するブロック図である
。同図において、ディジタル情報伝送信号は入力端子1
1から入力され、電圧比較回路12である設定された閾
値を越えたことを検出して電圧比較結果とし、立上シ微
分回路13で該電圧比較結果の立上がるタイミングを検
出するとともに、一定の過去までの電圧比較結果がある
設定されたノ(ターンになったことをパターン検出回路
14で検出し、それぞれの検出結果の論理積をとるアン
トゲ−目5の出力のタイミングによって位相ロックルー
プPLL16で位相制御された情報伝送クロック信号を
作成し、出力端子17へ出力する。
。同図において、ディジタル情報伝送信号は入力端子1
1から入力され、電圧比較回路12である設定された閾
値を越えたことを検出して電圧比較結果とし、立上シ微
分回路13で該電圧比較結果の立上がるタイミングを検
出するとともに、一定の過去までの電圧比較結果がある
設定されたノ(ターンになったことをパターン検出回路
14で検出し、それぞれの検出結果の論理積をとるアン
トゲ−目5の出力のタイミングによって位相ロックルー
プPLL16で位相制御された情報伝送クロック信号を
作成し、出力端子17へ出力する。
(発明が解決しようとする問題点)
しかしながら以上述べたLCタンク回路を用いる方式で
は、受信信号の歪に対する耐力が弱く、LC素子を必要
とするので集積化に不向きである。
は、受信信号の歪に対する耐力が弱く、LC素子を必要
とするので集積化に不向きである。
また、標本化されたディジタル情報伝送波形信号からタ
イミング抽出する場合、以上述べたいずれの方式であっ
ても直接適用することは不可能であシ、標本化されたデ
ィジタル情報伝送波形信号を連続信号に変換する回路が
必要となり、不経済であった。
イミング抽出する場合、以上述べたいずれの方式であっ
ても直接適用することは不可能であシ、標本化されたデ
ィジタル情報伝送波形信号を連続信号に変換する回路が
必要となり、不経済であった。
この発明は、以上述べた集積化に不向きであることと、
標本化された信号からのタイミング抽出が不可能である
という欠点を除去し、簡単な回路で小型化、安定性の点
で優れた装置を提供することを目的とする。
標本化された信号からのタイミング抽出が不可能である
という欠点を除去し、簡単な回路で小型化、安定性の点
で優れた装置を提供することを目的とする。
(問題点を解決するだめの手段)
前記目的を達成するための本発明の特徴は、標本化され
たディジタル情報伝送波形信号から、情報伝送クロック
信号を抽出するタイミング抽出方式において、標本化さ
れたディジタル情報伝送信号が設定された値を越えた事
を検出する立上り検出手段と、情報伝送クロック信号周
期内に複数存在する標本化されたディジタル情報伝送波
形信号に対し、情報伝送クロック信号周期内における順
位を付与する手段と、前記立上シ検出結果と前記情報伝
送クロック信号周期内で付与された順位によシ、情報伝
送クロック信号とディジタル情報伝送波形信号における
最適識別タイミングとの位相関係を識別する位相識別手
段とを有するタイミング抽出方式にある。
たディジタル情報伝送波形信号から、情報伝送クロック
信号を抽出するタイミング抽出方式において、標本化さ
れたディジタル情報伝送信号が設定された値を越えた事
を検出する立上り検出手段と、情報伝送クロック信号周
期内に複数存在する標本化されたディジタル情報伝送波
形信号に対し、情報伝送クロック信号周期内における順
位を付与する手段と、前記立上シ検出結果と前記情報伝
送クロック信号周期内で付与された順位によシ、情報伝
送クロック信号とディジタル情報伝送波形信号における
最適識別タイミングとの位相関係を識別する位相識別手
段とを有するタイミング抽出方式にある。
(作用)
前記立上シ検出手段は振幅比較回路とパターン検出回路
とによシ構成される。前記順位の数値に従って再生され
たクロックが進み位相か遅れ位相かが判断され、その結
果に従って位相制御された出力が情報伝送クロック信号
として提供される。
とによシ構成される。前記順位の数値に従って再生され
たクロックが進み位相か遅れ位相かが判断され、その結
果に従って位相制御された出力が情報伝送クロック信号
として提供される。
(実施例)
第1図はこの発明の実施例を示すブロック図、第2図は
第1図の動作を示すタイムチャートである。本実施例で
は、標本化されたディジタル情報伝送波形信号の標本化
周波数を、情報伝送クロック信号周波数の4倍であると
して説明する。すなわちディジタル情報伝送波形信号の
一周期内に4回標本化された信号からタイミング抽出を
行なう。
第1図の動作を示すタイムチャートである。本実施例で
は、標本化されたディジタル情報伝送波形信号の標本化
周波数を、情報伝送クロック信号周波数の4倍であると
して説明する。すなわちディジタル情報伝送波形信号の
一周期内に4回標本化された信号からタイミング抽出を
行なう。
第1図において、標本化されたディジタル情報伝送波形
信号は入力端子21に入り、振幅比較回路nである設定
された閾値に従って振幅比較結果を出力し、パターン検
出回路るで最新の振幅比較結果から一定の標本数過去へ
さかのぼった振幅比較結果までのパターンが、ある設定
されたパターンに一致した時点の標本化時刻に合せて標
本化された立上シ検出結果を出力する。立上り検出結果
が出力された時点と、情報伝送クロック信号との位相関
係は本実施例においては4種が存在し得る。
信号は入力端子21に入り、振幅比較回路nである設定
された閾値に従って振幅比較結果を出力し、パターン検
出回路るで最新の振幅比較結果から一定の標本数過去へ
さかのぼった振幅比較結果までのパターンが、ある設定
されたパターンに一致した時点の標本化時刻に合せて標
本化された立上シ検出結果を出力する。立上り検出結果
が出力された時点と、情報伝送クロック信号との位相関
係は本実施例においては4種が存在し得る。
このうちどの位相であるかを識別するために情報伝送ク
ロック信号周期内の標本に0.1,2.3と順位を付与
する信号(以下標本番号と呼ぶ)を位相制御回路あて作
成し、前記パルスとともに位相制御回路討へ入力する。
ロック信号周期内の標本に0.1,2.3と順位を付与
する信号(以下標本番号と呼ぶ)を位相制御回路あて作
成し、前記パルスとともに位相制御回路討へ入力する。
ここで前記標本化された立上り検出結果が出力された時
点の標本番号を識別することにより、位相識別すなわち
現在等化増幅されたディジタル信号の最適識別時刻に対
し情報伝送クロック信号の識別タイミングが遅れている
か進んでいるかを知ることができる。第2図にあるよう
な標本化されたディジタル情報伝送波形信号の場合、振
幅比較回路芋の設定閾値を最適識別時刻における振幅の
1/2にすると、標本化された立上り検出結果が出力さ
れた時点から標本化周期で2周期後が最適識別時刻とな
る。標本化された立上り検出結果が出力された時点の標
本番号が2又は3のとき、情報伝送クロック信号はディ
ジタル情報伝送波形信号に対して進み位相と判断し、同
O又は1のときは同じく遅れ位相と判断する。位相制御
回路討で判断された前記進み位相あるいは遅れ位相とい
った位相比較結果は積分回路5で積分されて位相制御回
路部へ入り、前記進み位相の場合は情報伝送クロック信
号を遅れ位相制御、前記遅れ位相の場合は同じく進み位
相制御されて情報伝送クロック信号として出力端子nへ
出力される。以上のような動作の繰返しによって情報伝
送クロック信号の識別タイミングは、等化増幅されたデ
ィジタル信号の最適識別時刻に収束する。第2図におい
て標本化されたディジタル情報伝送波形信号■は、情報
伝送クロック信号が遅れ位相、同■は進み位相、同Oは
収束している状態の例である。なお第2図で*はパター
ン検出回路nで出力されるパルスのもとになる標本を示
し、**はこの標本が閾値に収束することを示す。
点の標本番号を識別することにより、位相識別すなわち
現在等化増幅されたディジタル信号の最適識別時刻に対
し情報伝送クロック信号の識別タイミングが遅れている
か進んでいるかを知ることができる。第2図にあるよう
な標本化されたディジタル情報伝送波形信号の場合、振
幅比較回路芋の設定閾値を最適識別時刻における振幅の
1/2にすると、標本化された立上り検出結果が出力さ
れた時点から標本化周期で2周期後が最適識別時刻とな
る。標本化された立上り検出結果が出力された時点の標
本番号が2又は3のとき、情報伝送クロック信号はディ
ジタル情報伝送波形信号に対して進み位相と判断し、同
O又は1のときは同じく遅れ位相と判断する。位相制御
回路討で判断された前記進み位相あるいは遅れ位相とい
った位相比較結果は積分回路5で積分されて位相制御回
路部へ入り、前記進み位相の場合は情報伝送クロック信
号を遅れ位相制御、前記遅れ位相の場合は同じく進み位
相制御されて情報伝送クロック信号として出力端子nへ
出力される。以上のような動作の繰返しによって情報伝
送クロック信号の識別タイミングは、等化増幅されたデ
ィジタル信号の最適識別時刻に収束する。第2図におい
て標本化されたディジタル情報伝送波形信号■は、情報
伝送クロック信号が遅れ位相、同■は進み位相、同Oは
収束している状態の例である。なお第2図で*はパター
ン検出回路nで出力されるパルスのもとになる標本を示
し、**はこの標本が閾値に収束することを示す。
ディジタル情報伝送波形信号が第2図に示すディジタル
信号と異なシ、最適識別時刻から標本化周期で2周期前
の振幅が最適識別時刻における振幅の1/2にならない
場合、あるいは標本化周期がデータ周期の174でない
場合は、振幅比較回路nの閾値の変更、位相制御回路部
で作成される標本番号の付与方法の変更、またはその両
方を行なうことで対応できる。
信号と異なシ、最適識別時刻から標本化周期で2周期前
の振幅が最適識別時刻における振幅の1/2にならない
場合、あるいは標本化周期がデータ周期の174でない
場合は、振幅比較回路nの閾値の変更、位相制御回路部
で作成される標本番号の付与方法の変更、またはその両
方を行なうことで対応できる。
(発明の効果)
以上、詳細に説明したように本発明によれば、標本化さ
れたディジタル情報伝送波形信号からタイミング抽出で
き、ディジタル回路で構成できるので、標本化された信
号を連続信号に変換する回路が不要となシ、集積化が容
易になるため、装置の小型化、高性能化の効果が期待で
きる。
れたディジタル情報伝送波形信号からタイミング抽出で
き、ディジタル回路で構成できるので、標本化された信
号を連続信号に変換する回路が不要となシ、集積化が容
易になるため、装置の小型化、高性能化の効果が期待で
きる。
第1図は本発明による実施例のブロック図、第2図は本
発明の実施例の動作を示すタイムチャート、第3図は従
来の技術のブロック図である。 11と21は入力端子、12は電圧比較回路、13は立
上り微分回路、14と沼はパターン検出回路、15はア
ンドゲート、16はPLL、24は位相比較回路、5は
積分回路、26は位相制御回路、17とnは出力端子で
ある。また、[有]、■、0は標本化されたディジタル
情報伝送波形信号、Oは情報伝送クロック信号、[F]
は標本番号で、第1図の各部分の信号を表わしている。
発明の実施例の動作を示すタイムチャート、第3図は従
来の技術のブロック図である。 11と21は入力端子、12は電圧比較回路、13は立
上り微分回路、14と沼はパターン検出回路、15はア
ンドゲート、16はPLL、24は位相比較回路、5は
積分回路、26は位相制御回路、17とnは出力端子で
ある。また、[有]、■、0は標本化されたディジタル
情報伝送波形信号、Oは情報伝送クロック信号、[F]
は標本番号で、第1図の各部分の信号を表わしている。
Claims (3)
- (1)標本化されたディジタル情報伝送波形信号から、
情報伝送クロック信号を抽出するタイミング抽出方式に
おいて、標本化されたディジタル情報伝送信号が設定さ
れた値を越えた事を検出する立上り検出手段と、情報伝
送クロック信号周期内に複数存在する標本化されたディ
ジタル情報伝送波形信号に対し情報伝送クロック信号周
期内における順位を付与する手段と、前記立上り検出の
結果と前記情報伝送クロック信号周期内で付与された順
位により、情報伝送クロック信号とディジタル情報伝送
波形信号における最適識別タイミン グとの位相関係を識別する位相識別手段とを有する事を
特徴とするタイミング抽出方式。 - (2)前記立上り検出手段と前記順位を付与する手段と
前記位相識別手段のすべてをディジタル演算手段にて構
成する事を特徴とする特許請求範囲第1項記載のタイミ
ング抽出方式。 - (3)前記情報伝送クロック信号周期内の中央で前記立
上り検出結果が出力される様前記位相制御手段が制御す
る事を特徴とする特許請求範囲第1項記載のタイミング
抽出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60146780A JPS628634A (ja) | 1985-07-05 | 1985-07-05 | タイミング抽出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60146780A JPS628634A (ja) | 1985-07-05 | 1985-07-05 | タイミング抽出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS628634A true JPS628634A (ja) | 1987-01-16 |
Family
ID=15415364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60146780A Pending JPS628634A (ja) | 1985-07-05 | 1985-07-05 | タイミング抽出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS628634A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50155113A (ja) * | 1974-05-27 | 1975-12-15 | ||
| JPS5114420A (ja) * | 1974-07-23 | 1976-02-04 | Tsukasa Fueruto Shoji Kk | Gomuinyosutanpuinkukyuzotai |
| JPS5331912A (en) * | 1976-09-04 | 1978-03-25 | Okura Denki Co Ltd | Synchronizing system |
| JPS55112058A (en) * | 1979-02-22 | 1980-08-29 | Nec Corp | Clock pulse generator circuit |
-
1985
- 1985-07-05 JP JP60146780A patent/JPS628634A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50155113A (ja) * | 1974-05-27 | 1975-12-15 | ||
| JPS5114420A (ja) * | 1974-07-23 | 1976-02-04 | Tsukasa Fueruto Shoji Kk | Gomuinyosutanpuinkukyuzotai |
| JPS5331912A (en) * | 1976-09-04 | 1978-03-25 | Okura Denki Co Ltd | Synchronizing system |
| JPS55112058A (en) * | 1979-02-22 | 1980-08-29 | Nec Corp | Clock pulse generator circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4119910A (en) | Method and apparatus for detecting whether phase difference between two signals is constant | |
| EP0037260B1 (en) | Data regenerative system for nrz mode signals | |
| US6072370A (en) | Clock extraction circuit | |
| US4559607A (en) | Arrangement to provide an accurate time-of-arrival indication for a plurality of received signals | |
| EP0410297A1 (en) | Circuit to be used in data transmission systems, which regenerates the clock signal starting from a given message | |
| EP0044402A1 (en) | Synchronization system for digital data | |
| JPH0237739B2 (ja) | ||
| JPS61269547A (ja) | デ−タ信号復調装置 | |
| EP0094956B1 (en) | A method of bringing an oscillator into phase with an incoming signal and an apparatus for carrying out the method | |
| JPS6281850A (ja) | 受信デ−タの最小ビツト検出方法 | |
| US3421093A (en) | Detector for pulse code modulated signals with feedback for baseline correction | |
| KR840001724A (ko) | 데이타 모뎀클록 추출회로 | |
| GB1101721A (en) | Improvements in or relating to machine recognition of speech | |
| JP3173386B2 (ja) | ノイズ除去バスレシーバ | |
| US5706221A (en) | Mehtod and apparatus for recovering digital data from baseband analog signal | |
| JPS6386921A (ja) | 再生回路 | |
| SU1723662A1 (ru) | Способ регистрации измен ющихс сигналов и устройство дл его осуществлени | |
| JP2792054B2 (ja) | クロック抽出回路 | |
| SU985968A1 (ru) | Устройство дл приема дискретных частотно-манипулированных сигналов | |
| JPS6239756B2 (ja) | ||
| SU1185638A1 (ru) | Регенератор импульсов | |
| SU1190502A1 (ru) | Устройство дл формировани импульсов разностной частоты | |
| JPS5846092B2 (ja) | バイポ−ラ自動等化方式 | |
| SU1015502A1 (ru) | Устройство тактовой синхронизации регенератора | |
| JPS60220649A (ja) | 符号再生回路 |