JPS6286846A - チツプキヤリアの製造法 - Google Patents

チツプキヤリアの製造法

Info

Publication number
JPS6286846A
JPS6286846A JP22812585A JP22812585A JPS6286846A JP S6286846 A JPS6286846 A JP S6286846A JP 22812585 A JP22812585 A JP 22812585A JP 22812585 A JP22812585 A JP 22812585A JP S6286846 A JPS6286846 A JP S6286846A
Authority
JP
Japan
Prior art keywords
hole
wiring board
chip carrier
line
plating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22812585A
Other languages
English (en)
Inventor
Toru Higuchi
徹 樋口
Toshiyuki Yamaguchi
敏行 山口
Takeshi Kano
武司 加納
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP22812585A priority Critical patent/JPS6286846A/ja
Publication of JPS6286846A publication Critical patent/JPS6286846A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0097Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing of the conductive pattern
    • H05K3/241Reinforcing of the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [技術分野1 本発明は、ICパッケージなどの電子素子の基板として
用いられるチップキャリアの製造法に関するものである
[背弁扶術] ICパッケージなどのような電子素子は、半導体チップ
などの電子部品チップをリードフレームに取り付けた状
態で樹脂封止や気密封止してパフケーソングすることに
よって作成されている。そしてこのような電子素子にあ
って、端子数の増加に伴って電子部品チップを支持釘る
キャリアとしてリードフレームの替わりに配線板を用い
る試みがなされている。さらに端子数の増加に対応して
端子をキャリアとしての配#i@の四方から引き出すよ
うにした試みもなされている。
第5図はかかる端子を四方から引き出すようにしたチッ
プキャリアAの一例を示すものであり、配線基板5の表
面にリード線用の導体回路4を設けると共に配線基板5
の四方端部にそれぞれ設けた半円状のスルーホール2の
内周にスルーホールメッキN3を形成してこのスルーホ
ール/ツキ層3と導体回路4とを連続させ、配線基板5
の中央部に実装した半導体チップなどの電子部品チップ
11と各導体回路4とをワイヤーボンディングなどボン
ディング12よって接続することによって形成されてい
る。このチップキャリアAはプリント配線などが施され
た配線ボード等の表面に実装され、配線ボードの配線回
路に端子部となるスルーホールメッキ層3を半田付けな
どで接続することによって使用に供される。
このtJIJ5図に示すチップキャリアAを製造するに
あたっては第6図、第7図に示すようにしておこなわれ
る。すなわち、まず第6図(a)に示すように絶縁基板
1の表面にt14Mやアルミニウム箔などの金属箔14
を8!1層接着する。絶縁基@1は、例えばガラス布な
どを基材としてこれにエポキシ樹脂やフェノール樹脂な
ど熱硬化性樹脂のフェスを含浸して乾燥することによっ
て作成されるプリプレグを複数枚重ねて加熱加圧成形す
ることによって得られるもので、この成形の際にプリプ
レグの最外層表面に金属箔14を重ねた状態で加熱加圧
成形をおこなうことによって、絶縁基板1の成形と同時
に金属箔14の積層をもおこなうことができる6絶縁基
板1としては金属板を基板として表面に絶M 01 W
t Mを設けるようにしたものら用いることができ、こ
のように金属板を基板とすることによって、金属板の優
れた熱伝導性で電子部品チップの発熱を良好に放熱させ
ることのできるチップキャリアを作成することができる
次ぎにこのように金属箔14を積層した絶縁基板1に第
6図(b)のように表裏に貫通する丸孔のスルーホール
2を穿設加工する。スルーホール2は四角を構成する線
上に複数個設けられるものである。こののちにエツチン
グなどの常用手段で金属@14を処理して不要部分を除
去して、第7図のように導体回路4、導体回路4と連続
してスルーホール2の周縁部に形成されるスルーホール
部ランド8及びスルーホール部ランド8と連続して形成
されるメッキリード線15を設け、さらにメッキリード
線15からの通電で第6図(c)のようにスルーホール
2の内周に銅メッキなどの金属メッキをおこなってスル
ーホールメッキ層3を設けるようにする。このようにし
て第7図のような絶縁基板1に導体回路4、スルーホー
ル部ランド8、メッキリード線15が施された配線基板
5を得ることができる。この後に、第7図の鎖線で示す
各スルーホール2を通る線lで配線基板5の外形打ち抜
き加工をおこない、第5図に示すような外周端面におい
て半円状のスルーホール2に設けられたスルーホール7
71層3が端子部として露出するチップキャリアAを得
るのである。
そしてこのように配線基板5を外径打ち抜き加工をおこ
なうにあたって従来は、配線基板5は各スルーホール2
の円の中心を通るM&lで切断されるようにしていたが
、このように配線基板5をスルーホール2の中心を通る
mlで打ち抜き切断をすると、第8図にC矢印で示すよ
うにスルーホールメッキ層3がスルーホール2の内周面
から剥離し、スルーホールメツ!fI饅3をチップキャ
リアAの端子部として用いる場合の信頼性が低下すると
いう問題が発生するものであった。このスルーホールメ
ッキ層3の剥離は、スルーホール2の中心を通る線pで
切断をおこなうことによって切断はスルーホールメッキ
層3を最も厚みの薄い部分に、おいておこなわれること
になり、切断の際の応力がスルーホールメッキ層3の最
も17みの薄くなる切断端面に作用することでスルーホ
ールメッキ層3を座屈変形させることになるなどの理由
によって発生するものであろと考りられろ、従って、配
線基板5の厚みが厚くなると、特に厚みが0.8IB−
程度以上になると、配線基板5を切断する際の応力がス
ルーホールメッキM3に大きく加わって、スルーホール
/ツキ層3の剥離が発生し易くなるものであった。
[発明の目的] 本発明は、上記の点に鑑みて為されたものであり、配線
基板を切断する際にスルーホールメッキ層に生じる剥離
を低減することができるチップキャリアの製造法を提供
することを目的とするものである。
[発明の開示1 しかして本発明に係るチップキャリアの製造法は、絶縁
基板1に丸孔のスルーホール2を貫通形成し、スルーホ
ール2の内周にスルーホールメッキNJ3を、絶縁基板
1の表面にスルーホールメッキM3と接続される導体回
路4をそれぞれ設けて配線基板5を作成し、この配線基
板5をスルーホ−ル2を通りかつスルーホール2の中心
から外れる線で切断することを特徴とするものであり、
配線基板5をスルーホール2の中心から外れる線で切断
するようにしてスルーホールメッキ層3の剥離が低減さ
れるようにしたものであって、以下本発明を実施例によ
り詳述する。
配線基板5は前述の第6図(a)(b)(c)や第7図
に示したと同様にして作成することができる。そして前
述したように、第6図(b)のように絶縁基板1に金属
箔14を積層して配線基板5を作成し、この配線基板5
において丸孔のスルーホール2を四角を構成する線上で
複数穿設し、次いでエツチングなどの常用手段で金属箔
14を処理して不要部分を除去して、配線基!!i5の
表面に導体回路4を、導体回路4と連続してスルーホー
ル9の周縁部にリング状に形成されるスルーホール部ラ
ンド8を、スルーホール部ランド8と連続して形成され
るメッキリード線15をそれぞれ設ける。こののちにメ
ッキ+7−)’#i15からの通電で第6図(C)のよ
うにスルーホール2の内周に全面に亘って銅メッキなど
の金属メッキをおこなってスルーホールメッキ層3を設
けるようにする。
このようにして配線基板5にスルーホールメッキ層3や
スルーホール部ランド8及び導体回路4を形成したのち
に、第1図(a)に鎖線で示す各スルーホール2を通る
4[で配線基板5を打ち抜き切断加工して、第5図のよ
うな外径加工されたチップキャリアAを得ることができ
るのである。このとき、線Iは各スルーホール2の円の
中心Oを外れるように設定されるものであり、この線l
に沿って配線基板5を切断することによって第2図に示
すように半円ではない円弧の断面形状にスルーホールメ
ッキ層3を露出させて、この露出したスルーホールメッ
キ層3をチップキャリアAの端子部として用いるもので
ある。
このように配線基板5の切断をスルーホール2の中心を
外したllAlに沿って切断するようにすると、第1図
(b)に示されるようにスルーホール2の中心0を通る
線10で切断をおこなう場合にスルーホールメッキ層3
が切断される切断端面の幅aよりも切Wr端面の幅すを
大きくすることができ、スルーホールメッキM3を厚い
厚みでり断できることになり、配線基板5を切断する際
の応力にこのスルーホールメッキ層3の面積大きくなる
切断端面が酎えて、スルーホールメッキM3が座屈され
たり破i!!されたりしてスルーホール2内周面から剥
離針るようなことを防止できることになるものである。
このとき線lのスルーホール2の中心からずれる方向は
配線基[5のチップキャリアAとなるべき部分の外画寄
りと内側寄りとのいずれでもよい。
そして配線基板5の絶縁基板1の厚みが大きくなるに従
って切断の際の応力も大きくなるために、スルーホール
2の中心からの切断線lの変位量を大きくとる必要があ
る。すなわち、第3図に示すようにスルーホール2の半
径をR(mm)、スルーホール2の中心Oを通る線ムが
らMAlを変位させるべき寸法をr(m−)とし、そし
てx=r/RXJOOとして定義すると、すなわち×を
M/を線1゜がちスルーホールの半径Rの何%の寸法で
ずらせるべきかの数値とすると、絶縁基板1の厚みL(
mm)に対して次の式を満足するXに適合するようにM
a2の位置を設定するようにするのがよい。
100>x≧(200/11)Xt−i00/11この
Xとtとの関係を図で示すと第4図のようになり、左右
の斜#i領域内に入るようにXの数値を選択すればよい
。尚、第3図において線ρ。より右側を配線基板5のチ
ップキャリアAとなるべき部分の外側寄りとして、@ 
1 oより左側を配線基板5のチップキャリアAとなる
べき部分の内側寄りとしてそれぞれ示し、またMS4図
においで中心より右側を配411.基板5のチップキャ
リアAとなるべき部分の外側寄りとして、中心より左側
を配線基板5のチップキャリアAとなるべき部分の内側
寄りとしてそれぞれ示した。第4図のグラフより、例え
ば絶縁基板1の厚みが1.5mm+のときはXを20%
程度以上に設定するのがよく、線lは#lρ。よりもス
ルーホール2の半径Rの20%程度以上外側寄り又は内
側よりに位置を設定するのがよいことがわかる。
[発明の効果] 上述のように本発明にあっては、配線基板をスルーホー
ルを通る線で切断してチップキャリアを作成するにあた
って、配線基板をスルーホールの中心から外れる線で切
断するようにしたので、スルーホールメッキ層が切断さ
れる切断端面の幅を大きくしてスルーホールメッキ層を
厚い厚みで切断することができ、配線基板を切断する際
の応力にこのスルーホールメッキ層の面積が大きくなる
切断端面が耐えて、スルーホールメッキ層がスルーホー
ル内周面から剥離することを低減で訃るものであり、ス
ルーホールメッキ層をチップキャリアの端子部として用
いる場合の信頼性が低下することを防止できるものであ
る。
【図面の簡単な説明】
第1図(aHb)は本発明における製造の一工程での配
線基板の一部の平面図とスルーホールメッキ層部分の拡
大図、第2図は同上の一部の拡大斜視図、第3図は同上
のスルーホール部分の拡大図、第4図は切断線の変位量
と絶縁基板の厚みとの関係を示すグラフ、第5図はチッ
プキャリアの斜視図、Pt56図(a)(b)(c)は
チップキャリアの製造の各工程での一部の断面図、第7
図は同上の製造の一工程での平面図、第8図は従来例の
チップキャリアの一部の拡大斜視図である。 1は絶縁基板、2はスルーホール、3はスルーホールメ
ッキ層、4は導体回路、5は配#1基板である。

Claims (1)

    【特許請求の範囲】
  1. (1)絶縁基板に丸孔のスルーホールを貫通形成し、ス
    ルーホールの内周にスルーホールメッキ層を、絶縁基板
    の表面にスルーホールメッキ層と接続される導体回路を
    それぞれ設けて配線基板を作成し、この配線基板をスル
    ーホールを通りかつスルーホールの中心から外れる線で
    切断することを特徴とするチップキャリアの製造法。
JP22812585A 1985-10-14 1985-10-14 チツプキヤリアの製造法 Pending JPS6286846A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22812585A JPS6286846A (ja) 1985-10-14 1985-10-14 チツプキヤリアの製造法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22812585A JPS6286846A (ja) 1985-10-14 1985-10-14 チツプキヤリアの製造法

Publications (1)

Publication Number Publication Date
JPS6286846A true JPS6286846A (ja) 1987-04-21

Family

ID=16871603

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22812585A Pending JPS6286846A (ja) 1985-10-14 1985-10-14 チツプキヤリアの製造法

Country Status (1)

Country Link
JP (1) JPS6286846A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0888038A1 (en) * 1997-06-24 1998-12-30 TDK Corporation Surface mounted electronic parts and manufacturing method therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0888038A1 (en) * 1997-06-24 1998-12-30 TDK Corporation Surface mounted electronic parts and manufacturing method therefor

Similar Documents

Publication Publication Date Title
US6025640A (en) Resin-sealed semiconductor device, circuit member for use therein and method of manufacturing resin-sealed semiconductor device
US6930257B1 (en) Integrated circuit substrate having laminated laser-embedded circuit layers
JP5100081B2 (ja) 電子部品搭載多層配線基板及びその製造方法
KR100537972B1 (ko) 집적 회로 패키지용 칩 스케일 볼 그리드 어레이
JPH0669402A (ja) プリント基板およびその製造方法
US6747341B2 (en) Integrated circuit and laminated leadframe package
US9236364B2 (en) Package carrier and manufacturing method thereof
JP3093960B2 (ja) 半導体回路素子搭載基板フレームの製造方法
KR19990083251A (ko) 얇은리세스부및두꺼운평면부를갖는반도체칩용패키지및그의제조방법
JPH0653621A (ja) 立体印刷基板、これを用いた電子回路パッケージ及び印刷基板の製造方法
US6207354B1 (en) Method of making an organic chip carrier package
KR19990063447A (ko) 반도체 장치와 그 제조방법
KR100346899B1 (ko) 반도체장치 및 그 제조방법
JP5539453B2 (ja) 電子部品搭載多層配線基板及びその製造方法
JPS6286846A (ja) チツプキヤリアの製造法
CN101958292B (zh) 印刷电路板、封装件及其制造方法
CN104576402A (zh) 封装载板及其制作方法
JP3101043B2 (ja) プラスチックicチップキャリア及びその製造方法
JP2784523B2 (ja) 電子部品搭載用基板
JP2623980B2 (ja) 半導体搭載用リード付き基板の製造法
JP2784248B2 (ja) 半導体装置の製造方法
JPS6350862B2 (ja)
JP2882085B2 (ja) フィルムキャリア回路基板及びその製造方法
JPS6286847A (ja) チツプキヤリア
JPS6286845A (ja) 金属ベ−スチツプキヤリアの製造法