JPS6286850A - Monolithic microwave ic - Google Patents

Monolithic microwave ic

Info

Publication number
JPS6286850A
JPS6286850A JP60228461A JP22846185A JPS6286850A JP S6286850 A JPS6286850 A JP S6286850A JP 60228461 A JP60228461 A JP 60228461A JP 22846185 A JP22846185 A JP 22846185A JP S6286850 A JPS6286850 A JP S6286850A
Authority
JP
Japan
Prior art keywords
substrate
microwave
thickness
circuit
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60228461A
Other languages
Japanese (ja)
Inventor
Kenji Sekine
健治 関根
Akishige Nakajima
秋重 中島
Mitsuhiro Mori
森 光廣
Eiji Yanokura
矢ノ倉 栄二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP60228461A priority Critical patent/JPS6286850A/en
Publication of JPS6286850A publication Critical patent/JPS6286850A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

PURPOSE:To reduce the thermal resistance and the source inductance of a semiconductor element without increasing a circuit loss by decreasing the thickness of a semiconductor substrate of a portion of the element smaller than that of the portion of a microwave circuit in a microwave IC. CONSTITUTION:A signal from an input line 1 is fed through an input matching circuit to an FET3 of initial stage, and an amplified output is produced from an output line 13 through an intermediate stage circuit and an FET10 of the rear stage. A semiconductor substrate 14 of portions 4, 11 for forming the FETs 3, 10 is formed in a recess from the back, and back conductors are then filled in the recess. A source electrode 16 is connected via a hole passing the substrate 14 with the back conductors 19. In this structure, the conductors 19 are disposed extremely near the heating region of the FET to form a preferable heat sink and to simultaneously shorten the distance between the electrode 16 and the conductors 19, thereby alleviating the source inductance.

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、モノリシックマイクロ波ICに関し、特にG
 a A s F E Tを用い、高周波、高出力化に
好適な構造を備えた超高周波領域の集積回路に間するも
のである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Application of the Invention] The present invention relates to a monolithic microwave IC, and in particular to a monolithic microwave IC.
This is an integrated circuit in the ultra-high frequency range that uses aAsFET and has a structure suitable for high frequency and high output.

〔発明の背景〕[Background of the invention]

近年、衛星を使用した宇宙通信の実用化の時代に到達し
つつある。宇宙通信では、地球局が衛星と通信すること
になるが、地球局の開発に際しては、送信系の固体化が
重要な問題となる。送信系には、GaAsFET固体増
幅器が使用されることが必須であり、また超高周波領域
の固体増幅器は、将来モノリシック化されていくことは
時代の流れである。従来は、受信系で使用される小電力
のものが主流であるが、・将来は送信系の大電力用にも
移行するものと考えられる。
In recent years, we are reaching the era of practical use of space communications using satellites. In space communications, earth stations communicate with satellites, and solid-state transmission systems are an important issue when developing earth stations. It is essential to use a GaAsFET solid-state amplifier in the transmission system, and it is a trend of the times that solid-state amplifiers in the ultra-high frequency range will be monolithic in the future. Conventionally, low-power devices used in the receiving system have been mainstream, but it is thought that in the future there will be a shift to high-power devices used in the transmitting system.

一般に、GaAsFETを使用したMMrG(モノリシ
ックマイクロウェーブ集積回路)増幅器は、厚さが20
0μm程度以上のQ a A s基板上に、FETとス
トリップ線路によるマイクロ波回路とで構成されている
ものが多い。すなわち、従来のGaAsM、MIC増幅
器では、扱われる信号レベルが100mW以下と比較的
小さいため、上記のように厚さの大きな基板を用いた構
造でも、FETのヒートシンクが特に問題になるという
ことはなかった。しかし1例えば、r30GHz帯電力
合成型G a A s F E T(1)J(昭和60
年度電子通信学会総合全国大会予稿集、No、840参
照)に記載されているように、増幅器として、より高周
波で高出力なものを得るため、28GHz。
Typically, MMrG (monolithic microwave integrated circuit) amplifiers using GaAsFETs have a thickness of 20 mm.
Many of them are constructed of a microwave circuit using an FET and a strip line on a Q a As substrate of about 0 μm or more. In other words, in conventional GaAsM and MIC amplifiers, the signal level handled is relatively small at 100 mW or less, so even in a structure using a thick substrate as described above, the heat sink of the FET does not pose a particular problem. Ta. However, 1. For example, r30GHz band power combination type GaAsFET(1)J (1980
28 GHz in order to obtain a higher frequency and higher output as an amplifier, as stated in the Proceedings of the Annual National Conference of the Institute of Electronics and Communication Engineers, No. 840).

IWのFETでは、基板厚を30μmにしたという報告
がなされている。このように、G a A s MMI
C増幅器で、より高周波で高出力を得るためには、熱抵
抗やソースインダクタンスを軽減するため、G a A
 s基板の厚さを極力薄くする必要がある。なお、G 
a A s M M I C増幅器は、第5図(、)に
示すように、厚さHのG a A s基板21の下方を
アース22に接続し、上方に幅Wの線路導体23を搭載
して構成される。この線路導体23の後方途中にFET
が接続されている。G a A 5FETは、第5図(
b)に示すように、ゲートGとドレインDの間のソース
部分25を複数個並列に配置し、ドレインDの細線部2
4とソース部分25にゲートGのis線部26が挟まれ
ている構造を備えている。このFETは、第5図(c)
に示すように、G a A s基板の部分を通過してソ
ース部分25とアース部22を結合する円柱部27が設
けられるが、この円柱部27が電気的にソースインダク
タンスを形成する。このソースに接続されたインダクタ
ンスは、FETの利得に関係し、インダクタンスが増加
すると利得は減少する。GaAS基板21の厚さを小さ
くすれば、この円柱部27の長さが短くなるため、ソー
スインダクタンスは減小する。
It has been reported that an IW FET has a substrate thickness of 30 μm. In this way, G a A s MMI
In order to obtain high output at higher frequencies with a C amplifier, in order to reduce thermal resistance and source inductance, G a A
It is necessary to make the thickness of the s-substrate as thin as possible. In addition, G
As shown in FIG. 5(,), the a As M M I C amplifier has a Ga As substrate 21 with a thickness H, the lower part of which is connected to the ground 22, and a line conductor 23 with a width W mounted above. It is composed of An FET is placed halfway behind this line conductor 23.
is connected. The G a A 5FET is shown in Figure 5 (
As shown in b), a plurality of source parts 25 between the gate G and the drain D are arranged in parallel, and the thin wire part 2 of the drain D is arranged in parallel.
4 and a source portion 25, the IS line portion 26 of the gate G is sandwiched between the gate G and the source portion 25. This FET is shown in Figure 5(c).
As shown in FIG. 2, a cylindrical portion 27 is provided that passes through the GaAs substrate and connects the source portion 25 and the ground portion 22, and this cylindrical portion 27 electrically forms a source inductance. The inductance connected to this source is related to the gain of the FET; as the inductance increases, the gain decreases. If the thickness of the GaAS substrate 21 is reduced, the length of the columnar portion 27 will be shortened, and the source inductance will be reduced.

しかし、基板を薄くすると、ストリップ線路23の導体
aWが減小し、線路損失が増加する。線路損失の増加は
、FET単体や、それに近い回路規模の非常に小さな場
合には、あまり問題とならないが1回路を含んだMMI
Cl特に回路規模が大きくなるほど損失が増加し、その
ために増幅器の出力効率を大幅に低下させる。
However, when the substrate is made thinner, the conductor aW of the strip line 23 decreases and line loss increases. The increase in line loss is not a problem for single FETs or very small circuits, but for MMIs that include one circuit.
Especially with Cl, the loss increases as the circuit scale increases, which significantly reduces the output efficiency of the amplifier.

例えば、r 12 G Hz ?iF G a A s
 M M I CミキサIF増幅器」 (昭和60年度
電子通信学会総会全国大会予稿集No、846参照)に
記載されている報告では、試作結果として、チップ寸法
2゜5X2.5mm、基板厚0.3mmとかなり厚さの
大きいものを用いている。
For example, r 12 GHz? iF Ga As
In the report described in ``MMIC Mixer IF Amplifier'' (see Proceedings of the National Conference of the Institute of Electronics and Communication Engineers in 1985, No. 846), as a result of the prototype, the chip size was 2°5 x 2.5 mm, and the substrate thickness was 0.3 mm. I am using something quite thick.

第3図は、線路損失の基板厚依存性を示す図である。こ
れから明らかなように、基板厚が大きい程、線路損失は
少ない。
FIG. 3 is a diagram showing the dependence of line loss on substrate thickness. As is clear from this, the larger the substrate thickness, the lower the line loss.

〔発明の目的〕[Purpose of the invention]

本発明の目的は、このような従来の問題点を解決し、高
出力FET等の発熱量が比較的大きな素子を含むMMI
Cにおいて1回路損失の増加を伴うことなく、素子部の
熱抵抗やソースインダクタンスの減小を図り、超高周波
で高出力を得ることができ、出力効率のよいモノリシッ
クマイクロ波ICを提供することにある。
The purpose of the present invention is to solve such conventional problems and to improve the MMI including elements with a relatively large amount of heat, such as high-output FETs.
To provide a monolithic microwave IC with high output efficiency that can obtain high output at ultra-high frequencies by reducing the thermal resistance and source inductance of the element part without increasing single-circuit loss in C. be.

〔発明の概要〕[Summary of the invention]

上記目的を達成するため1本発明のモノリシックマイク
ロ波ICは、半導体基板上に構成された半導体素子と、
該半導体素子の周辺に配置されたマイクロ波回路と、上
記半導体基板の裏面に形成された導体層とを備えるマイ
クロ波ICにおいて、上記半導体素子の部分の半導体基
板の厚さを、上記マイクロ波回路の部分の厚さより小さ
く構成することに特徴がある。
In order to achieve the above object, the monolithic microwave IC of the present invention includes a semiconductor element configured on a semiconductor substrate,
In a microwave IC including a microwave circuit disposed around the semiconductor element and a conductor layer formed on the back surface of the semiconductor substrate, the thickness of the semiconductor substrate at the semiconductor element portion is determined by the microwave circuit. The feature is that the thickness is smaller than the thickness of the part.

〔発明の実施例〕[Embodiments of the invention]

以下、本発明の実施例を1図面により詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to one drawing.

第2図は、本発明の一実施例を示すFET2段からなる
増幅器の平面図である。第2図において、1はストリッ
プ線路で構成された入力線路、2は入力マツチングスタ
ブ、3は初段FET、4は半導体基板が薄くなっている
部分、5は段間マツチングスタブ、6はコンデンサ、7
,8はバイアス端子、9は股間線路、10は後段FET
、11は半導体基板薄層部、12は出力マッチングスタ
ブ、13は出力線路である。
FIG. 2 is a plan view of an amplifier consisting of two stages of FETs showing one embodiment of the present invention. In Fig. 2, 1 is an input line composed of a strip line, 2 is an input matching stub, 3 is a first stage FET, 4 is a thinned part of the semiconductor substrate, 5 is an interstage matching stub, and 6 is a capacitor. ,7
, 8 is a bias terminal, 9 is a crotch line, 10 is a rear stage FET
, 11 is a semiconductor substrate thin layer portion, 12 is an output matching stub, and 13 is an output line.

第2図では、MMIC全体を100μm以上の厚さを持
つ半導体で構成して、回路損失を少なくし、かつ熱抵抗
やソースインダクタンス増加の原因となる素子部の基板
のみを、部分エツチング等により数10μm以下の薄さ
にする。これにより、回路損失を伴うことなく、熱抵抗
やソースインダクタンスを減小させることができる。第
2図における破線内4、および11が数10μm以下に
エツチングされた部分である。部分4および11は。
In Figure 2, the entire MMIC is constructed of a semiconductor with a thickness of 100 μm or more to reduce circuit loss, and only the substrate of the element part, which causes an increase in thermal resistance and source inductance, is etched several times by partial etching etc. The thickness should be 10 μm or less. Thereby, thermal resistance and source inductance can be reduced without circuit loss. The portions 4 and 11 within the broken lines in FIG. 2 are etched to a depth of several tens of μm or less. Parts 4 and 11 are.

前段および後段のFETであって、ソース部分が第5図
(b)に示すように、3個並列に配置されている。この
ように、本実施例においては、従来のように、MMIC
全体を100μm以上の厚さにして回路損失を小さくし
たり、またMMIC全体を数10μm以下の厚さにして
熱抵抗やソースインダクタンスを減小させたすせず、一
部のみを数10μm以下の厚さにするとと(に、残りの
部分を100μm以上の厚さにすることにより、すべて
の条件を満足させるようにしている。
The source portions of the front and rear FETs are arranged in parallel as shown in FIG. 5(b). In this way, in this embodiment, as in the conventional case, MMIC
Instead of making the entire MMIC thicker than 100 μm to reduce circuit loss, or making the entire MMIC thicker than several tens of μm to reduce thermal resistance and source inductance, only a part of the MMIC can be made to have a thickness of several tens of μm or less. In terms of thickness, all the conditions are satisfied by making the remaining portion thicker than 100 μm.

第1図は、第2図の断面図である。第1図において、1
4は半導体基板、15はゲートW1極、16はソース電
極、17はドレイン電極、18は能動層、19は裏面導
体(すなわち、アース導体)である。その他の記号は、
第2図と同一のものを表わしている。
FIG. 1 is a sectional view of FIG. 2. In Figure 1, 1
4 is a semiconductor substrate, 15 is a gate W1 pole, 16 is a source electrode, 17 is a drain electrode, 18 is an active layer, and 19 is a back conductor (ie, a ground conductor). Other symbols are
It represents the same thing as FIG. 2.

第1図においては、入力線路1からの信号は、入力マツ
チング回路を通り、初段のFET3に入り、股間回路、
後段のFETl0を経て出力線路13から増幅された出
力が取り出される。第2図のFET3,10を構成する
部分4,11の半導体基板14は、第1図に示すように
、裏面から例えば部分エツチング等により凹形に形成さ
れ、その後メッキ等により裏面導体が充填された形にな
っている。また、ソース電極16も、半導体基板14を
貫通する穴により直接裏面導体19と接続されている。
In Fig. 1, the signal from the input line 1 passes through the input matching circuit, enters the first-stage FET 3, and enters the crotch circuit.
The amplified output is taken out from the output line 13 via the FETl0 in the subsequent stage. As shown in FIG. 1, the semiconductor substrate 14 of the portions 4 and 11 constituting the FETs 3 and 10 in FIG. It is shaped like this. Further, the source electrode 16 is also directly connected to the back conductor 19 through a hole penetrating the semiconductor substrate 14 .

第1図の構造では、FETの発熱領域の極めて近くに裏
面導体19があり、良好なヒートシンクが形成できると
同時に、ソース電極16と裏面導体19の距離が短くな
り、ソースインダクタンスが軽減される。一方1周辺回
路部の基板厚は、従来MICで使用されるアルミナ基板
等と同程度にすることが可能であり、#!l路の導体幅
も極端に細くすることがなくなる。これにより、線路損
失の増加を抑えることができる。第1図におけるFET
のソース電極16、ゲート電極15tおよびドレイン電
極!極17は、第5図(b)に示す上面図を横から見た
もので、各電極間には僅な間隙が設けられ、ソース電極
16の本体とゲート電極15の細線部とドレイン電極1
7の細線部とが重なるように配置されることによりFE
Tが形成される。また、能動層18は、NチャネルMO
8FETでは電子、PチャネルMO5FETではホール
が、それぞれ移動する領域である。第1図において、後
段のFETl0も前段のFETの構造と全く同じである
。
In the structure shown in FIG. 1, the back conductor 19 is located very close to the heat generating region of the FET, and a good heat sink can be formed, and at the same time, the distance between the source electrode 16 and the back conductor 19 is shortened, and the source inductance is reduced. On the other hand, the substrate thickness of the first peripheral circuit section can be made comparable to the alumina substrate used in conventional MICs, and #! The conductor width of the l path also does not need to be made extremely thin. This makes it possible to suppress an increase in line loss. FET in Figure 1
Source electrode 16, gate electrode 15t, and drain electrode! The pole 17 is shown in a side view of the top view shown in FIG.
By arranging so that the thin line part 7 overlaps with the FE
A T is formed. In addition, the active layer 18 is an N-channel MO
This is the region in which electrons move in the 8FET, and holes move in the P-channel MO5FET. In FIG. 1, the structure of the FET 10 at the rear stage is exactly the same as that of the FET at the front stage.

第4図は、本発明の他の実施例を示すMM I Cの平
面図であって、並列接続形増幅器の上面パターンを示し
ている。第4図において、31は入力線路、32.33
はマツチングスタブ、34,35はFET、36は基板
薄層部、37.38は出力マツチングスタブ、39は出
力線路である。
FIG. 4 is a plan view of an MM IC showing another embodiment of the present invention, showing a top surface pattern of a parallel-connected amplifier. In Figure 4, 31 is an input line, 32.33
34 and 35 are FETs, 36 is a thin substrate portion, 37 and 38 are output matching stubs, and 39 is an output line.

線路インピーダンスをマツチングさせるために各スタブ
32.33,37.38が設けられるのは、第2図の場
合と同じである。第4図では、共通の基板上に2列並列
にFET34,35が接続されており、これらの並列に
配置されたFET34.35の両方の部分の基板を、共
通に部分エツチング等で凹形に形成することにより、両
ソース電極を基板を貫通する穴を介して直接裏面導体に
接続する。このように複数個並列にFETを形成した場
合には、すべて同一の処理で加工できる。
As in the case of FIG. 2, stubs 32, 33, 37, 38 are provided to match the line impedances. In Fig. 4, two rows of FETs 34 and 35 are connected in parallel on a common substrate, and the substrates of both parts of these parallelly arranged FETs 34 and 35 are partially etched to form a concave shape. By forming the two source electrodes, both source electrodes are directly connected to the back conductor through the hole penetrating the substrate. When a plurality of FETs are formed in parallel in this way, they can all be processed by the same process.

なお1本実施例では、熱抵抗とソースインダクタンスの
低減効果が両方とも有効であるようなFETを使用した
MMICを対象としたが、本発明では、高出力用に限ら
ず、低雑音増幅器や広帯域増幅器等においても、超高周
波領域におけるソースインダクタンスの低減効果による
特性向上に極めて有効である。また、増幅器に限らず1
発振器等においても、同じような効果が期待でき、出力
効率の向上が実現できる。
Note that in this embodiment, the target was an MMIC using an FET that is effective in reducing both thermal resistance and source inductance. It is also extremely effective in improving characteristics of amplifiers and the like due to the effect of reducing source inductance in the ultra-high frequency region. In addition, not only amplifiers but also 1
A similar effect can be expected in oscillators and the like, and an improvement in output efficiency can be achieved.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明によれば、超高周波領域の
MMICにおいて、高出力FET等の発熱量が比較的大
きな素子を含む場合1回路損失の増加を伴わず、素子部
の熱抵抗やソースインダクタンスを軽減でき、その結果
、出力効率のよいMMICを実現することが可能である
。
As explained above, according to the present invention, when an MMIC in the ultra-high frequency region includes an element with a relatively large amount of heat, such as a high-output FET, there is no increase in single-circuit loss, and the thermal resistance of the element part and the source Inductance can be reduced, and as a result, it is possible to realize an MMIC with good output efficiency.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を示すMM I C増幅器の
断面図、第2図は第1図における平面図、第3図は線路
損失の基板厚依存性を示す図、第4図は本発明の他の実
施例を示すMMICの平面図、第5図は従来のMMIC
の説明図である。 1.31:入力線路、2,32.33:入力マッチング
スタブ、3:初段FET、4.l 1,36:基板薄層
部、5:股間マツチングスタブ、6:コンデンサ、7.
Rニバイアス端子、9:段間線路、10:を段FET、
12.37.38:出力マツチングスタブ、13,39
:出力線路、14:半導体基板、15:ゲート電極、1
6:ソース電極、17:ドレイン電極、18:能動層、
19:裏面導体。
FIG. 1 is a cross-sectional view of an MM I C amplifier showing an embodiment of the present invention, FIG. 2 is a plan view of FIG. 1, FIG. 3 is a diagram showing the dependence of line loss on substrate thickness, and FIG. A plan view of an MMIC showing another embodiment of the present invention, FIG. 5 is a plan view of a conventional MMIC.
FIG. 1.31: Input line, 2, 32.33: Input matching stub, 3: First stage FET, 4. l 1, 36: Substrate thin layer portion, 5: Crotch matching stub, 6: Capacitor, 7.
R bias terminal, 9: interstage line, 10: stage FET,
12.37.38: Output matching stub, 13,39
: Output line, 14: Semiconductor substrate, 15: Gate electrode, 1
6: source electrode, 17: drain electrode, 18: active layer,
19: Back conductor.

Claims (3)

【特許請求の範囲】[Claims] (1)半導体基板上に構成された半導体素子と、該半導
体素子の周辺に配置されたマイクロ波回路と、上記半導
体基板の裏面に形成された導体層とを備えるマイクロ波
ICにおいて、上記半導体素子の部分の半導体基板の厚
さを、上記マイクロ波回路の部分の厚さより小さく構成
することを特徴とするモノリシックマイクロ波IC。
(1) In a microwave IC comprising a semiconductor element configured on a semiconductor substrate, a microwave circuit arranged around the semiconductor element, and a conductor layer formed on the back surface of the semiconductor substrate, the semiconductor element A monolithic microwave IC characterized in that the thickness of the semiconductor substrate at the portion is smaller than the thickness at the microwave circuit portion.
(2)上記半導体基板の厚さは、半導体素子の部分で数
10μm以下に、該半導体素子の周辺のマイクロ波回路
の部分で100μm以上に、それぞれ設定することを特
徴とする特許請求の範囲第1項記載のモノリシックマイ
クロ波IC。
(2) The thickness of the semiconductor substrate is set to several tens of micrometers or less in the semiconductor element portion, and 100 micrometers or more in the microwave circuit portion around the semiconductor element, respectively. Monolithic microwave IC according to item 1.
(3)上記半導体素子が、半導体基板上に複数個並列に
接続されている場合には、同一処理により全素子の部分
の基板の厚さを周辺の部分より薄く形成することを特徴
とする特許請求の範囲第1項記載のモノリシックマイク
ロ波IC。
(3) A patent characterized in that when a plurality of the above semiconductor elements are connected in parallel on a semiconductor substrate, the thickness of the substrate in the area of all the elements is formed thinner than in the surrounding area by the same process. A monolithic microwave IC according to claim 1.
JP60228461A 1985-10-14 1985-10-14 Monolithic microwave ic Pending JPS6286850A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60228461A JPS6286850A (en) 1985-10-14 1985-10-14 Monolithic microwave ic

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60228461A JPS6286850A (en) 1985-10-14 1985-10-14 Monolithic microwave ic

Publications (1)

Publication Number Publication Date
JPS6286850A true JPS6286850A (en) 1987-04-21

Family

ID=16876847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60228461A Pending JPS6286850A (en) 1985-10-14 1985-10-14 Monolithic microwave ic

Country Status (1)

Country Link
JP (1) JPS6286850A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59123270A (en) * 1982-12-28 1984-07-17 Nec Corp Monolithic circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59123270A (en) * 1982-12-28 1984-07-17 Nec Corp Monolithic circuit

Similar Documents

Publication Publication Date Title
US4956697A (en) Microwave monolithic integrated circuit with heat radiating electrode
US6081006A (en) Reduced size field effect transistor
JP2000515312A (en) Circuit structure with matrix of flip-mounted elements
De Lisio et al. Modeling and performance of a 100-element pHEMT grid amplifier
KR101148351B1 (en) A high frequency circuit having a multi-chip module structure
US6545543B2 (en) Small aspect ratio MMIC power amplifier layout
US4646028A (en) GaAs monolithic medium power amplifier
JP2755250B2 (en) Semiconductor integrated circuit
JPS6228788Y2 (en)
JPS6053089A (en) semiconductor equipment
JP7827063B2 (en) Passive elements and electronic devices
JPH0575314A (en) Microwave integrated circuit device
JP2878049B2 (en) High frequency transistor
JP2001345606A (en) MMIC amplifier
JPH066151A (en) High frequency semiconductor device
JPH07321130A (en) Semiconductor device
JP3493152B2 (en) Semiconductor device
JPS6349922B2 (en)
Faulkner et al. V-band PHEMT power amplifier using an N-way chain combiner
JPS63279620A (en) High frequency semiconductor device
JP3499495B2 (en) Microwave semiconductor amplifier
JPH06169064A (en) Semiconductor device
JPH04352505A (en) Microwave circuit with integrated antenna
JP2674750B2 (en) Semiconductor device
JPS6238881B2 (en)