JPS6286856A - 固体撮像素子の製造方法 - Google Patents
固体撮像素子の製造方法Info
- Publication number
- JPS6286856A JPS6286856A JP60226902A JP22690285A JPS6286856A JP S6286856 A JPS6286856 A JP S6286856A JP 60226902 A JP60226902 A JP 60226902A JP 22690285 A JP22690285 A JP 22690285A JP S6286856 A JPS6286856 A JP S6286856A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- groove
- electrode
- scanning circuit
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/191—Photoconductor image sensors
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
【産業上の利用分野】
本発明は固体撮像素子の製造方法に関し、より具体的に
は固体撮像素子の絵素間を分離する方法に関する。 ［従来の技術１ 積層型の固体撮像素子はＭＯＳ、Ｃ：ＣＤまたはＢＢ［
１等からなる走査回路上に光導電膜を積層して構成され
ている。第３図は走査回路をＭＯＳ型とした場合のこの
種の積層型固体撮像素子の従来例の概要を示す断面図で
ある０図においてｌは半導体基板、２はソース、３はゲ
ート、４はドレイン、５は出力信号線、６は５ｉ０２
、ＰＳＧなどからなる絶縁物、７は１絵素の寸法を決め
る下地Ｍｌ極で、ソース２に接続されている。８はポリ
シリコン、非晶質シリコン、非晶質水素化シリコン、ビ
ジコン、ニュービコンなどの光導電層、９は酸化錫、
ＩＴＯなどからなる透明電極である０図に示すようにこ
の種の積層型固体撮像素子の光導電層８は解像度の向上
、混色の防止などのために、５ｉ０７ 、 Ｓｉ２Ｎ４
゜ポリイミドなどの絶縁物にょる絵素間分離層１０によ
って分離されている。このような分離層ｌｏを作るには
光導電層８上にレジスト剤でエツチングパターンを作り
、光導電層８をエツチングし、そのあとに絶縁物を堆積
させ絵素量分＃層ｌＯとする。 ところで第３図に示すような従来の構造では下地電極７
が各絵素ごとに分離されているので１反応性イオンエツ
チングを用いることができない。 第４図に反応性イオンエツチング装この概要を示すが、
エツチング反応槽ｌｌ内に下部電極１２と上部電極１３
が相対しており、下部電極には負の高周波電圧が印加さ
れ、上部電極は接地されている。ガス入口１４から導入
されたエツチングガスはプラズマ化され、下部電極（陰
極）１２上に置かれた試料１５に加速されて衝突し、エ
ッチする。しかしＮＯＳに電場が印加されるために、下
層のＭＯＳＦＥＴが絶縁破壊を起しやすい、ＮＯＳのゲ
ートと下地間は約８００ 人の薄いゲート酸化膜がある
だけで、そこに１０Ｖの程度の電圧が印加されると、１
ｏ５Ｖ／ｃ諺程度の電圧印加になり、ゲート電極の絶縁
が破壊される。 そのため従来絵素間分離のための溝を作製するには１等
方性のプラズマエッチによらざるを得なかった０等方性
エッチでは第５図に示すように、エツチングに際しマス
ク１６の下部に拡がるアンダーカット部１８を生じ、形
成される１１１１！１８は上部がどうしても広くなる。 その結果各絵素単位の光導電層の表面積が実質的に狭く
なり、開口率を下げるという欠点があった。 【発明が解決しようとする問題点１ 本発明は上述した従来の欠点を解決し、溝幅が狭く鋭い
形状の絵素間分離層を形成し、開口率の高い積層型固体
撮像素子の提供を目的とする。 【問題点を解決するための手段１ かかる目的を達成するために１本発明においては走査回
路上に光導電層を設けた固体撮像素子の製法において、
走査回路の上面に素子の全面をおおう電極層を形成する
工程と、電極層の上に先導電層を堆積する工程と、反応
性イオンエツチングによって光導電層に絵素間分離のた
めの溝を形成する工程と、電極層のうち溝の底部にあた
る部分をエツチングする工程と、溝内に絶縁物にょる絵
素間分離層を形成する工程とを含むことを特徴とする。 ［作 用１ 本発明によれば、走査回路の全面を電極層でおおってお
くので、絵素間分離のため溝の形成に反応性イオンエツ
チングを用いても走査回路は保護され、破壊されること
がない、そのため、幅が狭く垂直な絵素間分離層を形成
することができ、固体撮像素子の開口率を高めることが
できる。 「実施例１ 以下、図面を参照して、本発明の詳細な説明する。 第１図は本発明の実施例を示す断面図である。 半導体（Ｓｉ）基板１上に通常の方法でＮＯＳ型の走査
回路を形成する。２はソース、３はゲート、４はドレイ
ン、５は出力信号線、６は５ｉ０２ 、ＰＳＧＣりん化
シリケートガラス）、ポリイミドなどからなる絶縁層で
ある。７はＡＪＩ、Ａ文−Ｓｉ、Ｎｏなどからなる下地
電極で光導電層８で発生したキャリアをソース２に注入
するが、本発明においては、各絵素ごとに分割されてお
らず、素子の全面をおおうように蒸着などによって形成
する。厚さはＩ ＩＬｍ以下である。そしてその上に例
えば非晶質水素化シリコンからなる光導電Ｍ８をＳｉＨ
４のグロー放電などによって例えば２終」堆積させる。 堆積した光導電層Ｂ上にレジスト剤によってｔＩＩ１１
７に相当するマスクパターンＩＢを形成する。そしてこ
の段階で素子を第４図に示したような反応性イオンエツ
チング装置の陰極１２に保持し、素子の下地電極７と！
ｊｔ置の陰極１２を接続して同電位とする０反応槽を真
空にした後１反応ガスとして例えばＣＦ３ＣｌまたはＯ
Ｆ、 ＋ ０． （４％）をＪｔ’０．１Ｔｏｒｒない
し数Ｔｏｒｒの圧力になるよう導入し、陰極１２に１０
０ｋＨｚ〜１３−５８ＭＨｚの高周波電圧を印加して反
応性イオンエツチングを行なう、電界によって加速され
たイオンによる腐食のため、形成される溝１７は第１図
に示すように、その幅はマスクパターンの幅とほとんど
等しく、その形状は基板に対してほとんど垂直である。 そして光導電層８の下に、素子の全面をおおい、陰極１
２と同電位の下地電極７が存在し、その電極は第４図の
陰極１２と接続しであるため、電極７と陰極１２間には
電場が存在しないために、下部のＭＯＳＦＥＴは保護さ
れ、破壊されることがない、下地電極７がＡｉの場合、
ＣＦ４ではエツチングされないため、 Ａｌｌ電極
を残して、第１図の１７のようにエツチングされる。 １＋１ｔ１７の形成が終った後、下地電極７の溝１７の
底部にあたる部分を、例えばＡｌｌ電極の場合はＣＣ１
ａを用い等方性プラズマエツチングし、または、りん酸
で温式エッチして絵素を区画する。 さらに第２図に示すように溝Ｉ７の内部に５ｉ０２ 。 Ｓｉ３Ｎ４ 、ポリイミドなどの絶縁物をＣｖＤまたは
塗布などの方法によって堆積して絵′素間分離層１０と
する。マスク１Ｂを剥離剤によって剥離し、表面にＩＴ
Ｏなどからなる透明電極Ｓを形成する。 走査回路にＭＯＳ型を用いた実施例について説明したが
、本発明の方法は走査回路にＣＯＤ、８８口などを用い
ている固体撮像素子にも同様に適用できる。 また非晶質水素化シリコンを黒着し、透明電極をつけた
後絵素間をエツチング除去してもよい。 ［発明の効果］ 以上説明したように、本発明によれば走査回路が下地電
極によって保護されているので、絵素間分離のための溝
の形成に反応性イオンエツチングを用いることができる
。そのため形成される溝の幅はマスクパターンとほぼ等
しく、基板に垂直な溝が形成されるので１幅の狭い絵素
間分離層を形成することができ、従って固体撮像素子の
開口率を高めることができる。
は固体撮像素子の絵素間を分離する方法に関する。 ［従来の技術１ 積層型の固体撮像素子はＭＯＳ、Ｃ：ＣＤまたはＢＢ［
１等からなる走査回路上に光導電膜を積層して構成され
ている。第３図は走査回路をＭＯＳ型とした場合のこの
種の積層型固体撮像素子の従来例の概要を示す断面図で
ある０図においてｌは半導体基板、２はソース、３はゲ
ート、４はドレイン、５は出力信号線、６は５ｉ０２
、ＰＳＧなどからなる絶縁物、７は１絵素の寸法を決め
る下地Ｍｌ極で、ソース２に接続されている。８はポリ
シリコン、非晶質シリコン、非晶質水素化シリコン、ビ
ジコン、ニュービコンなどの光導電層、９は酸化錫、
ＩＴＯなどからなる透明電極である０図に示すようにこ
の種の積層型固体撮像素子の光導電層８は解像度の向上
、混色の防止などのために、５ｉ０７ 、 Ｓｉ２Ｎ４
゜ポリイミドなどの絶縁物にょる絵素間分離層１０によ
って分離されている。このような分離層ｌｏを作るには
光導電層８上にレジスト剤でエツチングパターンを作り
、光導電層８をエツチングし、そのあとに絶縁物を堆積
させ絵素量分＃層ｌＯとする。 ところで第３図に示すような従来の構造では下地電極７
が各絵素ごとに分離されているので１反応性イオンエツ
チングを用いることができない。 第４図に反応性イオンエツチング装この概要を示すが、
エツチング反応槽ｌｌ内に下部電極１２と上部電極１３
が相対しており、下部電極には負の高周波電圧が印加さ
れ、上部電極は接地されている。ガス入口１４から導入
されたエツチングガスはプラズマ化され、下部電極（陰
極）１２上に置かれた試料１５に加速されて衝突し、エ
ッチする。しかしＮＯＳに電場が印加されるために、下
層のＭＯＳＦＥＴが絶縁破壊を起しやすい、ＮＯＳのゲ
ートと下地間は約８００ 人の薄いゲート酸化膜がある
だけで、そこに１０Ｖの程度の電圧が印加されると、１
ｏ５Ｖ／ｃ諺程度の電圧印加になり、ゲート電極の絶縁
が破壊される。 そのため従来絵素間分離のための溝を作製するには１等
方性のプラズマエッチによらざるを得なかった０等方性
エッチでは第５図に示すように、エツチングに際しマス
ク１６の下部に拡がるアンダーカット部１８を生じ、形
成される１１１１！１８は上部がどうしても広くなる。 その結果各絵素単位の光導電層の表面積が実質的に狭く
なり、開口率を下げるという欠点があった。 【発明が解決しようとする問題点１ 本発明は上述した従来の欠点を解決し、溝幅が狭く鋭い
形状の絵素間分離層を形成し、開口率の高い積層型固体
撮像素子の提供を目的とする。 【問題点を解決するための手段１ かかる目的を達成するために１本発明においては走査回
路上に光導電層を設けた固体撮像素子の製法において、
走査回路の上面に素子の全面をおおう電極層を形成する
工程と、電極層の上に先導電層を堆積する工程と、反応
性イオンエツチングによって光導電層に絵素間分離のた
めの溝を形成する工程と、電極層のうち溝の底部にあた
る部分をエツチングする工程と、溝内に絶縁物にょる絵
素間分離層を形成する工程とを含むことを特徴とする。 ［作 用１ 本発明によれば、走査回路の全面を電極層でおおってお
くので、絵素間分離のため溝の形成に反応性イオンエツ
チングを用いても走査回路は保護され、破壊されること
がない、そのため、幅が狭く垂直な絵素間分離層を形成
することができ、固体撮像素子の開口率を高めることが
できる。 「実施例１ 以下、図面を参照して、本発明の詳細な説明する。 第１図は本発明の実施例を示す断面図である。 半導体（Ｓｉ）基板１上に通常の方法でＮＯＳ型の走査
回路を形成する。２はソース、３はゲート、４はドレイ
ン、５は出力信号線、６は５ｉ０２ 、ＰＳＧＣりん化
シリケートガラス）、ポリイミドなどからなる絶縁層で
ある。７はＡＪＩ、Ａ文−Ｓｉ、Ｎｏなどからなる下地
電極で光導電層８で発生したキャリアをソース２に注入
するが、本発明においては、各絵素ごとに分割されてお
らず、素子の全面をおおうように蒸着などによって形成
する。厚さはＩ ＩＬｍ以下である。そしてその上に例
えば非晶質水素化シリコンからなる光導電Ｍ８をＳｉＨ
４のグロー放電などによって例えば２終」堆積させる。 堆積した光導電層Ｂ上にレジスト剤によってｔＩＩ１１
７に相当するマスクパターンＩＢを形成する。そしてこ
の段階で素子を第４図に示したような反応性イオンエツ
チング装置の陰極１２に保持し、素子の下地電極７と！
ｊｔ置の陰極１２を接続して同電位とする０反応槽を真
空にした後１反応ガスとして例えばＣＦ３ＣｌまたはＯ
Ｆ、 ＋ ０． （４％）をＪｔ’０．１Ｔｏｒｒない
し数Ｔｏｒｒの圧力になるよう導入し、陰極１２に１０
０ｋＨｚ〜１３−５８ＭＨｚの高周波電圧を印加して反
応性イオンエツチングを行なう、電界によって加速され
たイオンによる腐食のため、形成される溝１７は第１図
に示すように、その幅はマスクパターンの幅とほとんど
等しく、その形状は基板に対してほとんど垂直である。 そして光導電層８の下に、素子の全面をおおい、陰極１
２と同電位の下地電極７が存在し、その電極は第４図の
陰極１２と接続しであるため、電極７と陰極１２間には
電場が存在しないために、下部のＭＯＳＦＥＴは保護さ
れ、破壊されることがない、下地電極７がＡｉの場合、
ＣＦ４ではエツチングされないため、 Ａｌｌ電極
を残して、第１図の１７のようにエツチングされる。 １＋１ｔ１７の形成が終った後、下地電極７の溝１７の
底部にあたる部分を、例えばＡｌｌ電極の場合はＣＣ１
ａを用い等方性プラズマエツチングし、または、りん酸
で温式エッチして絵素を区画する。 さらに第２図に示すように溝Ｉ７の内部に５ｉ０２ 。 Ｓｉ３Ｎ４ 、ポリイミドなどの絶縁物をＣｖＤまたは
塗布などの方法によって堆積して絵′素間分離層１０と
する。マスク１Ｂを剥離剤によって剥離し、表面にＩＴ
Ｏなどからなる透明電極Ｓを形成する。 走査回路にＭＯＳ型を用いた実施例について説明したが
、本発明の方法は走査回路にＣＯＤ、８８口などを用い
ている固体撮像素子にも同様に適用できる。 また非晶質水素化シリコンを黒着し、透明電極をつけた
後絵素間をエツチング除去してもよい。 ［発明の効果］ 以上説明したように、本発明によれば走査回路が下地電
極によって保護されているので、絵素間分離のための溝
の形成に反応性イオンエツチングを用いることができる
。そのため形成される溝の幅はマスクパターンとほぼ等
しく、基板に垂直な溝が形成されるので１幅の狭い絵素
間分離層を形成することができ、従って固体撮像素子の
開口率を高めることができる。
第１図および第２図は本発明の詳細な説明するための積
層型固体素子の断面図、 第３図は従来の積層型固体撮像素子の構造を示す断面図
、 第４図は反応性イオンエツチンク装置の概要を示す図、 第５図は等方性エツチングの状況を示す図である。 ｌ・・・基板。 ２・・・ソース、 ３・・・ゲート、 ４・・・ドレイン、 ７・・・下地電極、 ８・・・光導電層、 ９・・・透明電極、 １０・・・絵素間分離層、 １Ｂ・・・マスク、 １７・・・溝。 第２図 第５図 手続補正歯 昭和６１年２月１３日 特許庁長官 宇 賀 道 部、殿 ■、事件の表示 特願昭８０−２２８９０２号 ２、発明の名称 固体撮像素子の製造方法 ３、補正をする者 事件との関係 特許出願人 富士写真フィルム株式会社 ４、代理人 住所〒１０２ 東京都千代田区乎河町２−５−２ メソンモ河３Ｆ 電話（０３）２３９−５７５０５、
補正命令の日付 自 発 ６、補正の対象 明細書の［３、発明の詳細な説明」の欄７、補正の内容 １）明細書第２頁最下行の５ｉ２Ｎ４Ｊを５１３Ｎ４Ｊ
に訂正する。 ２）同第３頁第１２行目の「下部電極」を「１部電極」
に、同頁第１３行目の「上部電極」を「下部電極」にそ
れぞれ訂正する。 ３）同第６頁最下行の「ツチングを行なう。ｊの後に「
但し、エツチングの異方性はＣＦ、Ｃ１＞ＣＦ４＋０□
である。用いるガスの種類やその時のマスク材等につい
ては「半導体プラズマプロセス技術」 、菅野卓雄編、
１９８０年版（産業図書）の記載を参考にすることが
できる。」を加入する。 ４）同第７頁第１５行目の「湿式エッチ」を「湿式エッ
チ」に訂正する。 以 上
層型固体素子の断面図、 第３図は従来の積層型固体撮像素子の構造を示す断面図
、 第４図は反応性イオンエツチンク装置の概要を示す図、 第５図は等方性エツチングの状況を示す図である。 ｌ・・・基板。 ２・・・ソース、 ３・・・ゲート、 ４・・・ドレイン、 ７・・・下地電極、 ８・・・光導電層、 ９・・・透明電極、 １０・・・絵素間分離層、 １Ｂ・・・マスク、 １７・・・溝。 第２図 第５図 手続補正歯 昭和６１年２月１３日 特許庁長官 宇 賀 道 部、殿 ■、事件の表示 特願昭８０−２２８９０２号 ２、発明の名称 固体撮像素子の製造方法 ３、補正をする者 事件との関係 特許出願人 富士写真フィルム株式会社 ４、代理人 住所〒１０２ 東京都千代田区乎河町２−５−２ メソンモ河３Ｆ 電話（０３）２３９−５７５０５、
補正命令の日付 自 発 ６、補正の対象 明細書の［３、発明の詳細な説明」の欄７、補正の内容 １）明細書第２頁最下行の５ｉ２Ｎ４Ｊを５１３Ｎ４Ｊ
に訂正する。 ２）同第３頁第１２行目の「下部電極」を「１部電極」
に、同頁第１３行目の「上部電極」を「下部電極」にそ
れぞれ訂正する。 ３）同第６頁最下行の「ツチングを行なう。ｊの後に「
但し、エツチングの異方性はＣＦ、Ｃ１＞ＣＦ４＋０□
である。用いるガスの種類やその時のマスク材等につい
ては「半導体プラズマプロセス技術」 、菅野卓雄編、
１９８０年版（産業図書）の記載を参考にすることが
できる。」を加入する。 ４）同第７頁第１５行目の「湿式エッチ」を「湿式エッ
チ」に訂正する。 以 上
Claims (1)
- 【特許請求の範囲】 走査回路上に光導電層を設けた固体撮像素子の製法にお
いて、 前記走査回路の上面に素子の全面をおおう電極層を形成
する工程と、 前記電極層の上に光導電層を堆積する工程 と、 反応性イオンエッチングによって前記光導電層に絵素間
分離のための溝を形成する工程と、前記電極層のうち前
記溝の底部にあたる部分をエッチングする工程と、 前記溝内に絶縁物による絵素間分離層を形成する工程と
を 含むことを特徴とする固体撮像素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60226902A JPS6286856A (ja) | 1985-10-14 | 1985-10-14 | 固体撮像素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60226902A JPS6286856A (ja) | 1985-10-14 | 1985-10-14 | 固体撮像素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6286856A true JPS6286856A (ja) | 1987-04-21 |
Family
ID=16852383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60226902A Pending JPS6286856A (ja) | 1985-10-14 | 1985-10-14 | 固体撮像素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6286856A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009259872A (ja) * | 2008-04-11 | 2009-11-05 | Rohm Co Ltd | 光電変換装置およびその製造方法、および固体撮像装置 |
-
1985
- 1985-10-14 JP JP60226902A patent/JPS6286856A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009259872A (ja) * | 2008-04-11 | 2009-11-05 | Rohm Co Ltd | 光電変換装置およびその製造方法、および固体撮像装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5737049A (en) | Liquid crystal display device having storage capacitors of increased capacitance and fabrication method therefor | |
| CN100454604C (zh) | 平板显示器及其制造方法 | |
| JP2003179069A (ja) | 薄膜トランジスタ、液晶表示装置、有機エレクトロルミネッセンス素子、ならびに表示装置用基板およびその製造方法 | |
| JP2940689B2 (ja) | アクティブマトリクス型表示装置の薄膜トランジスタアレイ及びその製造方法 | |
| US11249585B2 (en) | Method of fabricating a substrate, substrate, electronic apparatus, display apparatus, and touch panel | |
| US4404731A (en) | Method of forming a thin film transistor | |
| US5114872A (en) | Forming planar ITO gate electrode array structures | |
| KR0169356B1 (ko) | 박막트랜지스터 액정 디스플레이 소자 및 그 제조방법 | |
| JP2566210B2 (ja) | 半導体デバイス | |
| JPH0580650B2 (ja) | ||
| KR101137735B1 (ko) | 표시장치, 표시장치의 제조 방법 및 마스크 | |
| JPS6286856A (ja) | 固体撮像素子の製造方法 | |
| JPH02177563A (ja) | 薄膜トランジスタ及びその製造方法 | |
| EP0380654A1 (en) | Lens arrays for light sensitive devices | |
| JPS598376A (ja) | トランジスタの製造方法 | |
| JPS58222553A (ja) | 半導体装置の製造方法 | |
| JPS6286854A (ja) | 固体撮像素子およびその製造方法 | |
| JPS58102975A (ja) | 表示パネル用電極基板の製造方法 | |
| JPS6367748A (ja) | 電極パタ−ンおよびその製造方法 | |
| CN100368913C (zh) | 具有高孔径比的薄膜二极管液晶显示器 | |
| JPH01117026A (ja) | 半導体基板 | |
| KR940012445A (ko) | 필드 에미션 디스플레이용 스페이서와 그 제조방법 | |
| KR910008124B1 (ko) | 반도체 기억장치의 적층캐패시터 제조방법 | |
| JPH0833554B2 (ja) | 画像表示装置用半導体およびその製造方法 | |
| JPS62133771A (ja) | フオトセンサアレイ |