JPS6288416A - トランジスタのベ−ス駆動回路 - Google Patents
トランジスタのベ−ス駆動回路Info
- Publication number
- JPS6288416A JPS6288416A JP60227716A JP22771685A JPS6288416A JP S6288416 A JPS6288416 A JP S6288416A JP 60227716 A JP60227716 A JP 60227716A JP 22771685 A JP22771685 A JP 22771685A JP S6288416 A JPS6288416 A JP S6288416A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- reverse bias
- power supply
- stage
- stage transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電力変換器等に利用される1(導体スイッチ
、特にバイポーラトランジスタのベース駆動回路に関す
る。
、特にバイポーラトランジスタのベース駆動回路に関す
る。
半導体スイッチ素子は、オン電圧が低い程電力変換器と
しての損失が小さくなって有利であることから、第3図
に示すようにダーリントン(多重)接続のトランジスタ
1と2との間にlv程度の低い補償電圧源3を設けて、
トランジスタ1のオン電圧、すなわち、コレクタ番エミ
ッタ間電圧VCE を、例えば1.5Vから0.5vの
ように数分の1にする方法が知られている。
しての損失が小さくなって有利であることから、第3図
に示すようにダーリントン(多重)接続のトランジスタ
1と2との間にlv程度の低い補償電圧源3を設けて、
トランジスタ1のオン電圧、すなわち、コレクタ番エミ
ッタ間電圧VCE を、例えば1.5Vから0.5vの
ように数分の1にする方法が知られている。
このようなオン電圧補償形ダーリントン構成のトランジ
スタにおいて、補償電圧源3が逆方向電流を流せない場
合、トランジスタを速くオフさせるための逆バイアス回
路には工夫を要する。
スタにおいて、補償電圧源3が逆方向電流を流せない場
合、トランジスタを速くオフさせるための逆バイアス回
路には工夫を要する。
このような場合の多重接続トランジスタの各々に確実に
逆バイアスを加える方法として、第3図に示すような回
路がすでに提案されている。
逆バイアスを加える方法として、第3図に示すような回
路がすでに提案されている。
第3図において、最終段トランジスタlに逆バイアスを
加えるために、このトランジスタlのベースとエミッタ
との間に電圧源7と逆バイアスオン・オフ用の電界効果
トランジスタなどによるスイッチ6とを直列に設ける。
加えるために、このトランジスタlのベースとエミッタ
との間に電圧源7と逆バイアスオン・オフ用の電界効果
トランジスタなどによるスイッチ6とを直列に設ける。
同様に、前段トランジスタ2を逆バイアスするために、
このトランジスタ2のベースとエミッタとの間に別の電
源8と逆バイアスオン・オフ用スイッチ5とを直列に設
けている。4は順バイアス用のトランジスタ、9はオン
・オフ制御回路である。
このトランジスタ2のベースとエミッタとの間に別の電
源8と逆バイアスオン・オフ用スイッチ5とを直列に設
けている。4は順バイアス用のトランジスタ、9はオン
・オフ制御回路である。
この回路は従来一般に行なわれている逆バイアス回路で
あり、補償電圧源3をトランジスタlおよび2の逆バイ
アス回路内に含まないので、多重接続トランジスタlお
よび2の各々に確実に逆バイアスを加えてターンオフを
速めるという目的は充分に果すことができるが、電源7
と8との間に補償電圧源3が直列に挿入されるので、具
体的に電源7.8を得ようとすると、以下に説明するよ
うに複雑になってくる。
あり、補償電圧源3をトランジスタlおよび2の逆バイ
アス回路内に含まないので、多重接続トランジスタlお
よび2の各々に確実に逆バイアスを加えてターンオフを
速めるという目的は充分に果すことができるが、電源7
と8との間に補償電圧源3が直列に挿入されるので、具
体的に電源7.8を得ようとすると、以下に説明するよ
うに複雑になってくる。
$ 4図4t、1つのトランスlOに3つのセンタータ
ップ付紙圧巻1g7c、3c、8cを巻き、それぞれダ
イオード7aと?b、3a と3b、8a と8bによ
るセンタータップ余波整流回路により前述した補償市川
源3を含めて電源7.8を得た例である。ここで、前段
トランジスタ2をより実用に近いダーリントン接続とな
し、図示のようにトランジスタ2aと2bおよび保護ダ
イオード2Cにより構成している。11はトランスlO
の1次巻線、12はこの1次巻線へ給電する交流電源で
ある。
ップ付紙圧巻1g7c、3c、8cを巻き、それぞれダ
イオード7aと?b、3a と3b、8a と8bによ
るセンタータップ余波整流回路により前述した補償市川
源3を含めて電源7.8を得た例である。ここで、前段
トランジスタ2をより実用に近いダーリントン接続とな
し、図示のようにトランジスタ2aと2bおよび保護ダ
イオード2Cにより構成している。11はトランスlO
の1次巻線、12はこの1次巻線へ給電する交流電源で
ある。
ここで、このように3つの絶縁された低圧巻線3c、7
c、8cが必要である埋山について述べる。
c、8cが必要である埋山について述べる。
補償電圧源3は、1110こも述べたように、約1vの
低い電圧源でなければならず、この電圧が必要以上に高
いと、その分だけ電力が余分に消費され、実用的でない
。従って、補償電圧源3川の低圧巻線3Cは約IVの低
い電圧を誘起する低圧8t!でなければならない。
低い電圧源でなければならず、この電圧が必要以上に高
いと、その分だけ電力が余分に消費され、実用的でない
。従って、補償電圧源3川の低圧巻線3Cは約IVの低
い電圧を誘起する低圧8t!でなければならない。
かかる補償電圧源用の低圧巻線3Cから負のセンタータ
ップ余波整流回路で得られる約IVの負電圧を、前段ト
ランジスタ2の逆バイアス電源8に利用しようとしても
、逆バイアス電源8は、通常5v以には必要なので、こ
の電圧は低すぎて、特にトランジスタ2がダーリントン
構成のときにはより充分な逆バイアス電流が得られない
ばかりか1通常は、この負電圧がディジタルIC1演算
増幅器等で構成されるオン・オフ制御回路9の負電源も
兼ねるので、約−IVの負電圧では低すぎる。すなわち
、補償電圧源3と逆バイアス電源8とをトランス10の
同一の巻線から得ることはできない。
ップ余波整流回路で得られる約IVの負電圧を、前段ト
ランジスタ2の逆バイアス電源8に利用しようとしても
、逆バイアス電源8は、通常5v以には必要なので、こ
の電圧は低すぎて、特にトランジスタ2がダーリントン
構成のときにはより充分な逆バイアス電流が得られない
ばかりか1通常は、この負電圧がディジタルIC1演算
増幅器等で構成されるオン・オフ制御回路9の負電源も
兼ねるので、約−IVの負電圧では低すぎる。すなわち
、補償電圧源3と逆バイアス電源8とをトランス10の
同一の巻線から得ることはできない。
しかも、逆バイアス電源7もまた、通常、5v以−1−
は必要なので、補償電圧源3とこの電源7とをトランス
10の同一巻線から得ることもできない。
は必要なので、補償電圧源3とこの電源7とをトランス
10の同一巻線から得ることもできない。
従って、ここに示した従来回路は、前段用トランジスタ
2および最終段トランジスタl用に、別個の逆バイアス
用の巻線7Cおよび8Cが必要であり、トランスlOの
構成が複雑になる欠点がある。
2および最終段トランジスタl用に、別個の逆バイアス
用の巻線7Cおよび8Cが必要であり、トランスlOの
構成が複雑になる欠点がある。
そこで、本発明の目的は、前述したような逆バイアス回
路、特に逆バイアス回路を得るためのトランスの巻線の
複雑さを軒減し、より低価格に構成できるトランジスタ
のベース駆動回路を提供することにある。
路、特に逆バイアス回路を得るためのトランスの巻線の
複雑さを軒減し、より低価格に構成できるトランジスタ
のベース駆動回路を提供することにある。
このような目的を達成するために、本発明では、多重接
続トランジスタの最終段のバイポーラトランジスタと前
段トランジスタとの間に低電圧の補償電圧源を設けて最
終段トランジスタのオン電圧を低下させるようにした多
重接続トランジスタ回路において、前段トランジスタの
逆バイアス回路内に逆方向に流せない補償電圧源が逆バ
イアス電源と直列に配置されていても、前段トランジス
タがターンオフするまでは、前段トランジスタのターン
オフタイムを短かくするのに充分な逆バイアス電流が流
せることに着目し、最終段トランジスタのベース端子に
前段トランジスタの逆バイアス用電源の正極を接続する
。
続トランジスタの最終段のバイポーラトランジスタと前
段トランジスタとの間に低電圧の補償電圧源を設けて最
終段トランジスタのオン電圧を低下させるようにした多
重接続トランジスタ回路において、前段トランジスタの
逆バイアス回路内に逆方向に流せない補償電圧源が逆バ
イアス電源と直列に配置されていても、前段トランジス
タがターンオフするまでは、前段トランジスタのターン
オフタイムを短かくするのに充分な逆バイアス電流が流
せることに着目し、最終段トランジスタのベース端子に
前段トランジスタの逆バイアス用電源の正極を接続する
。
本発明では、最終段トランジスタのベース端子に前段お
よび最終段トランジスタの逆バイアス電源および補償電
圧源の各一端を接続する構成となるので、トランスの1
つのセンタータップ付低圧巻線から止の全波整流で得ら
れた電圧源を最終段の逆バイアス電源となし、負の余波
整流で得られた電圧源を前段の逆バイアス用電源とし、
さらにこのセンタータップを補償電圧源用低圧巻線に接
続した余波整流回路に接続する。
よび最終段トランジスタの逆バイアス電源および補償電
圧源の各一端を接続する構成となるので、トランスの1
つのセンタータップ付低圧巻線から止の全波整流で得ら
れた電圧源を最終段の逆バイアス電源となし、負の余波
整流で得られた電圧源を前段の逆バイアス用電源とし、
さらにこのセンタータップを補償電圧源用低圧巻線に接
続した余波整流回路に接続する。
本発明によれば、前段トランジスタと最終段トランジス
タとの間に補償電圧源を設けた多重接続]・ランジスタ
構成において、前段トランジスタの逆バイアス電源の正
極を最終段トランジスタのベースに接続したことにより
、前段および最終段の双方のトランジスタの逆バイアス
電源をトランスの1つのセンタータップ付低圧巻線より
得ることができる。その結果、低圧巻線の数を従来の3
つから2つへ1つ減らすことができ、回路の簡素化およ
びコストの低減をもたらすことができる。
タとの間に補償電圧源を設けた多重接続]・ランジスタ
構成において、前段トランジスタの逆バイアス電源の正
極を最終段トランジスタのベースに接続したことにより
、前段および最終段の双方のトランジスタの逆バイアス
電源をトランスの1つのセンタータップ付低圧巻線より
得ることができる。その結果、低圧巻線の数を従来の3
つから2つへ1つ減らすことができ、回路の簡素化およ
びコストの低減をもたらすことができる。
以下、図面を参!!(4して本発明の詳細な説明する。
本発明の一実施例を第1図に示す。ここで、最終段トラ
ンジスタ1のベースに、前段トランジスタ2の逆バイア
ス電源13の正極および最終段トランジスタlの逆バイ
アス電源7の負極を接続する。なお、この逆バイアス電
源7はトランジスタ2に対する順バイアス電源としても
機能する。残余の構成は第3図の構成と同様である。
ンジスタ1のベースに、前段トランジスタ2の逆バイア
ス電源13の正極および最終段トランジスタlの逆バイ
アス電源7の負極を接続する。なお、この逆バイアス電
源7はトランジスタ2に対する順バイアス電源としても
機能する。残余の構成は第3図の構成と同様である。
かかる構成において、前段トランジスタ2の逆バイアス
回路には補償電圧源3が逆バイアス電源11と直列に含
まれており、したがって、補償電圧源3が逆方向に流せ
ないと、逆バイアス電流は流せないように思われるが、
前段トランジスタ2がターンオフするまでは、補償電圧
源3には順方向電流が流れており、その分の逆バイアス
電流は流れうる。前段トランジスタ2が短いターンオフ
タイムでターンオフするのに必要な逆バイアス電流の大
きさは、前段トランジスタ2の順方向にある程度の電流
が流れていれば充分である。前段トランジスタ2がター
ンオフした後は、このトランジスタ2に逆バイアス電流
が流せなくても全くさしつかえない。
回路には補償電圧源3が逆バイアス電源11と直列に含
まれており、したがって、補償電圧源3が逆方向に流せ
ないと、逆バイアス電流は流せないように思われるが、
前段トランジスタ2がターンオフするまでは、補償電圧
源3には順方向電流が流れており、その分の逆バイアス
電流は流れうる。前段トランジスタ2が短いターンオフ
タイムでターンオフするのに必要な逆バイアス電流の大
きさは、前段トランジスタ2の順方向にある程度の電流
が流れていれば充分である。前段トランジスタ2がター
ンオフした後は、このトランジスタ2に逆バイアス電流
が流せなくても全くさしつかえない。
第2図は、第1図に示した電源3.?、13を、トラン
ス10のセンタータップ付低圧巻線3c、?cから取り
出した電圧をダイオード3aと3b、 ?aと7b、1
3aと13bで全波整流するように回路構成して得たも
のである。この図の如く、前段トランジスタ2の逆バイ
アス電源、すなわちダイオード13a 、 13bで整
流して得られたものと、最終段トランジスタ2の逆バイ
アス電源、すなわち前段トランジスタ2の順バイアス電
源も兼ねダイオード?a 、 7bで整流して得られた
ものとを1つのセンタータップ付紙圧巻ll?cより得
る。
ス10のセンタータップ付低圧巻線3c、?cから取り
出した電圧をダイオード3aと3b、 ?aと7b、1
3aと13bで全波整流するように回路構成して得たも
のである。この図の如く、前段トランジスタ2の逆バイ
アス電源、すなわちダイオード13a 、 13bで整
流して得られたものと、最終段トランジスタ2の逆バイ
アス電源、すなわち前段トランジスタ2の順バイアス電
源も兼ねダイオード?a 、 7bで整流して得られた
ものとを1つのセンタータップ付紙圧巻ll?cより得
る。
本実施例の第4図との相違点は、トランス10のセンタ
ータップ付低圧巻線の個数が3つより2つに1つ減って
いる点であり、これにより、回路を簡略し、およびコス
トを低減できる。
ータップ付低圧巻線の個数が3つより2つに1つ減って
いる点であり、これにより、回路を簡略し、およびコス
トを低減できる。
なお、本発明は上述例に限られるものではなく、各トラ
ンジスタの導電型を逆にし、かつ各種電源の極性を逆に
することもできる。
ンジスタの導電型を逆にし、かつ各種電源の極性を逆に
することもできる。
以上から明らかなように本発明によれば、前段トランジ
スタと最終段トランジスタとの間に補償電圧源を設けた
多重接続トランジスタ構成において、前段トランジスタ
の逆バイアス電源の正極を最終段トランジスタのベース
に接続したことにより、前段および最終段の双方のトラ
ンジスタの逆バイアス電源をトランスの1つのセンター
タップ付低圧巻線より得ることができる。その結果、低
圧巻線の数を従来の3つから2つへ1つ減らすことがで
き1回路の簡素化およびコストの低減をもたらすことが
できる。
スタと最終段トランジスタとの間に補償電圧源を設けた
多重接続トランジスタ構成において、前段トランジスタ
の逆バイアス電源の正極を最終段トランジスタのベース
に接続したことにより、前段および最終段の双方のトラ
ンジスタの逆バイアス電源をトランスの1つのセンター
タップ付低圧巻線より得ることができる。その結果、低
圧巻線の数を従来の3つから2つへ1つ減らすことがで
き1回路の簡素化およびコストの低減をもたらすことが
できる。
第1図は本発明の回路構成の一実施例を示す回路図、
第2図は第1図示の各種電源をトランスのセンタータッ
プ整流により得るように構成した回路の具体例を示す回
路図、 第3図はオン電圧補償形ダーリントン接続トランジスタ
にそれぞれ別の逆バイアス電源を接続した従来の構成例
を示す回路図、 第4図は第3図の各種電源をトランスのセンタータップ
整流により得るようにした従来の回路構成の具体例を示
す回路図である。 l・・・最終段トランジスタ、 2・・・前段トランジスタ、 3・・・補償電圧源、 4・・・順バイアス用トランジスタ、 5.6・・・逆バイアスオン・オフ用スイッチ、7 、
8 、13・・・逆バイアス電源、9・・・オン・オフ
指令回路、 3a、3b、7a、?b、8a、8b、13a、+3b
−余波整波用ダイオード、 3c、7c、8c・・・センタータップ付低圧巻線、l
O・・・トランス、 11・・・1次巻線、 12・・・交流電源。 第1図 第2図
プ整流により得るように構成した回路の具体例を示す回
路図、 第3図はオン電圧補償形ダーリントン接続トランジスタ
にそれぞれ別の逆バイアス電源を接続した従来の構成例
を示す回路図、 第4図は第3図の各種電源をトランスのセンタータップ
整流により得るようにした従来の回路構成の具体例を示
す回路図である。 l・・・最終段トランジスタ、 2・・・前段トランジスタ、 3・・・補償電圧源、 4・・・順バイアス用トランジスタ、 5.6・・・逆バイアスオン・オフ用スイッチ、7 、
8 、13・・・逆バイアス電源、9・・・オン・オフ
指令回路、 3a、3b、7a、?b、8a、8b、13a、+3b
−余波整波用ダイオード、 3c、7c、8c・・・センタータップ付低圧巻線、l
O・・・トランス、 11・・・1次巻線、 12・・・交流電源。 第1図 第2図
Claims (1)
- 【特許請求の範囲】 1)多重接続トランジスタの最終段のバイポーラトラン
ジスタと前段トランジスタとの間に低電圧の補償電圧源
を設けて、前記最終段トランジスタのオン電圧を低下さ
せるようにした多重接続トランジスタ回路において、前
記最終段トランジスタのベース端子に、前記前段トラン
ジスタの逆バイアス用電圧源を接続したことを特徴とす
るトランジスタのベース駆動回路。 2)特許請求の範囲第1項記載のトランジスタのベース
駆動回路において、前記前段トランジスタおよび前記最
終段トランジスタのそれぞれの逆バイアス電源を、トラ
ンスの1巻線のセンタータップ整流回路から得て、その
センタータップを前記最終段トランジスタのベース端子
に接続したことを特徴とするトランジスタのベース駆動
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60227716A JPS6288416A (ja) | 1985-10-15 | 1985-10-15 | トランジスタのベ−ス駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60227716A JPS6288416A (ja) | 1985-10-15 | 1985-10-15 | トランジスタのベ−ス駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6288416A true JPS6288416A (ja) | 1987-04-22 |
| JPH0438165B2 JPH0438165B2 (ja) | 1992-06-23 |
Family
ID=16865230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60227716A Granted JPS6288416A (ja) | 1985-10-15 | 1985-10-15 | トランジスタのベ−ス駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6288416A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007259618A (ja) * | 2006-03-24 | 2007-10-04 | Fujitsu Ltd | ケーブル用クランプ |
-
1985
- 1985-10-15 JP JP60227716A patent/JPS6288416A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007259618A (ja) * | 2006-03-24 | 2007-10-04 | Fujitsu Ltd | ケーブル用クランプ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0438165B2 (ja) | 1992-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9595878B2 (en) | Drive circuit for synchronous rectifier and method thereof | |
| US3940682A (en) | Rectifier circuits using transistors as rectifying elements | |
| JPS6288416A (ja) | トランジスタのベ−ス駆動回路 | |
| JPH11136939A (ja) | スイッチング電源 | |
| US5138202A (en) | Proportional base drive circuit | |
| JPH07264029A (ja) | 双方向接続トランジスタの駆動回路 | |
| JP2687289B2 (ja) | Dc−dcコンバータ | |
| SU957368A1 (ru) | Устройство дл управлени двухтактным транзисторным ключом | |
| JPH0218703Y2 (ja) | ||
| JP2740476B2 (ja) | Fet整流回路 | |
| EP1145415A1 (en) | A synchronous flyback converter | |
| GB1084565A (en) | Transistor switching circuit | |
| KR890001726Y1 (ko) | 포워드 컨버터(Forward Converter) | |
| JPS5811933U (ja) | バツテリ−充電装置 | |
| SU978347A1 (ru) | Полупроводниковый ключ | |
| JPS631592Y2 (ja) | ||
| JPS62144572A (ja) | Dc−dcコンバ−タの制御回路 | |
| GB2132436A (en) | Darlington transistor switch | |
| JPS59141490U (ja) | スイツチングレギユレ−タ回路 | |
| JPS6057199B2 (ja) | 放電灯点灯装置 | |
| JPS6173590A (ja) | 交流電圧制御装置 | |
| JPS60181183U (ja) | 電源装置 | |
| JPS6014682U (ja) | トランジスタチヨツパの駆動回路 | |
| JPS63227214A (ja) | トランジスタ駆動回路 | |
| JPS5840915B2 (ja) | 電界効果トランジスタを用いた整流回路 |