JPH0438165B2 - - Google Patents
Info
- Publication number
- JPH0438165B2 JPH0438165B2 JP60227716A JP22771685A JPH0438165B2 JP H0438165 B2 JPH0438165 B2 JP H0438165B2 JP 60227716 A JP60227716 A JP 60227716A JP 22771685 A JP22771685 A JP 22771685A JP H0438165 B2 JPH0438165 B2 JP H0438165B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- reverse bias
- stage transistor
- circuit
- final
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電力変換器等に利用される半導体ス
イツチ、特にバイポーラトランジスタのベース駆
動回路に関する。
イツチ、特にバイポーラトランジスタのベース駆
動回路に関する。
半導体スイツチ素子は、オン電圧が低い程電力
変換器としての損失が小さくなつて有利であるこ
とから、第3図に示すようにダーリントン(多
重)接続のトランジスタ1と2との間に1V程度
の低い補償電圧源3を設けて、トランジスタ1の
オン電圧、すなわち、コレクタ・エミツタ間電圧
VCEを、例えば1.5Vから0.5Vのように数分の1に
する方法が知られている。
変換器としての損失が小さくなつて有利であるこ
とから、第3図に示すようにダーリントン(多
重)接続のトランジスタ1と2との間に1V程度
の低い補償電圧源3を設けて、トランジスタ1の
オン電圧、すなわち、コレクタ・エミツタ間電圧
VCEを、例えば1.5Vから0.5Vのように数分の1に
する方法が知られている。
このようなオン電圧補償形ダーリントン構成の
トランジスタにおいて、補償電圧源3が逆方向電
流を流せない場合、トランジスタを速くオフさせ
るための逆バイアス回路には工夫を要する。
トランジスタにおいて、補償電圧源3が逆方向電
流を流せない場合、トランジスタを速くオフさせ
るための逆バイアス回路には工夫を要する。
このような場合の多重接続トランジスタの各々
に確実に逆バイアスを加える方法として、第3図
に示すような回路がすでに提案されている。
に確実に逆バイアスを加える方法として、第3図
に示すような回路がすでに提案されている。
第3図において、最終段トランジスタ1に逆バ
イアスを加えるために、このトランジスタ1のベ
ースとエミツタとの間に電圧源7と逆バイアスオ
ン・オフ用の電界効果トランジスタなどによるス
イツチ6とを直列に設ける。同様に、前段トラン
ジスタ2を逆バイアスするために、このトランジ
スタ2のベースとエミツタとの間に別の電源8と
逆バイアスオン・オフ用スイツチ5とを直列に設
けている。4は順バイアス用のトランジスタ、9
はオン・オフ制御回路である。
イアスを加えるために、このトランジスタ1のベ
ースとエミツタとの間に電圧源7と逆バイアスオ
ン・オフ用の電界効果トランジスタなどによるス
イツチ6とを直列に設ける。同様に、前段トラン
ジスタ2を逆バイアスするために、このトランジ
スタ2のベースとエミツタとの間に別の電源8と
逆バイアスオン・オフ用スイツチ5とを直列に設
けている。4は順バイアス用のトランジスタ、9
はオン・オフ制御回路である。
この回路は従来一般に行なわれている逆バイア
ス回路であり、補償電圧源3をトランジスタ1お
よび2の逆バイアス回路内に含まないので、多重
接続トランジスタ1および2の各々に確実に逆バ
イアスを加えてターンオフを速めるという目的は
充分に果すことができるが、電源7と8との間に
補償電圧源3が直列に挿入されるので、具体的に
電源7,8を得ようとすると、以下に説明するよ
うに複雑になつてくる。
ス回路であり、補償電圧源3をトランジスタ1お
よび2の逆バイアス回路内に含まないので、多重
接続トランジスタ1および2の各々に確実に逆バ
イアスを加えてターンオフを速めるという目的は
充分に果すことができるが、電源7と8との間に
補償電圧源3が直列に挿入されるので、具体的に
電源7,8を得ようとすると、以下に説明するよ
うに複雑になつてくる。
第4図は、1つのトランス10に3つのセンタ
ータツプ付低圧巻線7c,3c,8cを巻き、そ
れぞれダイオード7aと7b,3aと3b,8a
と8bによるセンタータツプ全波整流回路により
前述した補償電圧源3を含めて電源7,8を得た
例である。ここで、前段トランジスタ2をより実
用に近いダーリントン接続となし、図示のように
トランジスタ2aと2bおよび保護ダイオード2
cにより構成している。11はトランス10の1
次巻線、12はこの1次巻線へ給電する交流電源
である。
ータツプ付低圧巻線7c,3c,8cを巻き、そ
れぞれダイオード7aと7b,3aと3b,8a
と8bによるセンタータツプ全波整流回路により
前述した補償電圧源3を含めて電源7,8を得た
例である。ここで、前段トランジスタ2をより実
用に近いダーリントン接続となし、図示のように
トランジスタ2aと2bおよび保護ダイオード2
cにより構成している。11はトランス10の1
次巻線、12はこの1次巻線へ給電する交流電源
である。
ここで、このように3つの絶縁された低圧巻線
3c,7c,8cが必要である理由について述べ
る。
3c,7c,8cが必要である理由について述べ
る。
補償電圧源3は、前にも述べたように、約1V
の低い電圧源でなければならず、この電圧が必要
以上に高いと、その分だけ電力が余分に消費さ
れ、実用的でない。従つて、補償電圧源3用の低
圧巻線3cは約1Vの低い電圧を誘起する低圧巻
線でなければならない。
の低い電圧源でなければならず、この電圧が必要
以上に高いと、その分だけ電力が余分に消費さ
れ、実用的でない。従つて、補償電圧源3用の低
圧巻線3cは約1Vの低い電圧を誘起する低圧巻
線でなければならない。
かかる補償電圧源用の低圧巻線3cから負のセ
ンタータツプ全波整流回路で得られる約1Vの負
電圧を、前段トランジスタ2の逆バイアス電源8
に利用しようとしても、逆バイアス電源8は、通
常5V以上は必要なので、この電圧は低すぎて、
特にトランジスタ2がダーリントン構成のときに
はより充分な逆バイアス電流が得られないばかり
か、通常は、この負電圧がデイジタルIC、演算
増幅器等で構成されるオン・オフ制御回路9の負
電源も兼ねるので、約−1Vの負電圧では低すぎ
る。すなわち、補償電圧源3と逆バイアス電源8
とをトランス10の同一の巻線から得ることはで
きない。
ンタータツプ全波整流回路で得られる約1Vの負
電圧を、前段トランジスタ2の逆バイアス電源8
に利用しようとしても、逆バイアス電源8は、通
常5V以上は必要なので、この電圧は低すぎて、
特にトランジスタ2がダーリントン構成のときに
はより充分な逆バイアス電流が得られないばかり
か、通常は、この負電圧がデイジタルIC、演算
増幅器等で構成されるオン・オフ制御回路9の負
電源も兼ねるので、約−1Vの負電圧では低すぎ
る。すなわち、補償電圧源3と逆バイアス電源8
とをトランス10の同一の巻線から得ることはで
きない。
しかも、逆バイアス電源7もまた、通常、5V
以上は必要なので、補償電圧源3とこの電源7と
をトランス10の同一巻線から得ることもできな
い。
以上は必要なので、補償電圧源3とこの電源7と
をトランス10の同一巻線から得ることもできな
い。
従つて、ここに示した従来回路は、前段用トラ
ンジスタ2および最終段トランジスタ1用に、別
個の逆バイアス用の巻線7cおよび8cが必要で
あり、トランス10の構成が複雑になる欠点があ
る。
ンジスタ2および最終段トランジスタ1用に、別
個の逆バイアス用の巻線7cおよび8cが必要で
あり、トランス10の構成が複雑になる欠点があ
る。
そこで、本発明の目的は、前述したような逆バ
イアス回路、特に逆バイアス回路を得るためのト
ランスの巻線の複雑さを軽減し、より低価格に構
成できるトランジスタのベース駆動回路を提供す
ることにある。
イアス回路、特に逆バイアス回路を得るためのト
ランスの巻線の複雑さを軽減し、より低価格に構
成できるトランジスタのベース駆動回路を提供す
ることにある。
このような目的を達成するために、本発明で
は、多重接続トランジスタの最終段のバイポーラ
トランジスタと前段トランジスタとの間に低電圧
の補償電圧源を設けて最終段トランジタのオン電
圧を低下させるようにした多重接続トランジスタ
回路において、前段トランジスタの逆バイアス回
路内に逆方向に流せない補償電圧源が逆バイアス
電源と直列に配置されていても、前段トランジス
タがターンオフするまでは、前段トランジスタの
ターンオフタイムを短くするのに充分な逆バイア
ス電流が流せることに着目し、最終段トランジス
タのベース端子に前段トランジスタの逆バイアス
用電源の正極を接続する。
は、多重接続トランジスタの最終段のバイポーラ
トランジスタと前段トランジスタとの間に低電圧
の補償電圧源を設けて最終段トランジタのオン電
圧を低下させるようにした多重接続トランジスタ
回路において、前段トランジスタの逆バイアス回
路内に逆方向に流せない補償電圧源が逆バイアス
電源と直列に配置されていても、前段トランジス
タがターンオフするまでは、前段トランジスタの
ターンオフタイムを短くするのに充分な逆バイア
ス電流が流せることに着目し、最終段トランジス
タのベース端子に前段トランジスタの逆バイアス
用電源の正極を接続する。
本発明では、最終段トランジスタのベース端子
に前段および最終段トランジスタの逆バイアス電
源および補償電圧源の各一端を接続する構成とな
るので、トランスの1つのセンタータツプ付低圧
巻線から正の全波整流で得られた電圧源を最終段
の逆バイアス電源と無し、負の全波整流で得られ
た電圧源を前段の逆バイアス用電源とし、さらに
このセンタータツプを補償電圧源用低圧巻線に接
続した全波整流回路に接続する。
に前段および最終段トランジスタの逆バイアス電
源および補償電圧源の各一端を接続する構成とな
るので、トランスの1つのセンタータツプ付低圧
巻線から正の全波整流で得られた電圧源を最終段
の逆バイアス電源と無し、負の全波整流で得られ
た電圧源を前段の逆バイアス用電源とし、さらに
このセンタータツプを補償電圧源用低圧巻線に接
続した全波整流回路に接続する。
本発明によれば、前段トランジスタと最終段ト
ランジスタとの間に補償電圧源を設けた多重接続
トランズシタ構成において、前段トランジスタの
逆バイアス電源の正極を最終段トランジスタのベ
ースに接続したことにより、前段および最終段の
双方のトランジスタの逆バイアス電源をトランス
の1つのセンタータツプ付低圧巻線より得ること
ができる。その結果、低圧巻線の数を従来の3つ
から2つへ1つ減らすことができ、回路の簡素化
およびコストの低減をもたらすことができる。
ランジスタとの間に補償電圧源を設けた多重接続
トランズシタ構成において、前段トランジスタの
逆バイアス電源の正極を最終段トランジスタのベ
ースに接続したことにより、前段および最終段の
双方のトランジスタの逆バイアス電源をトランス
の1つのセンタータツプ付低圧巻線より得ること
ができる。その結果、低圧巻線の数を従来の3つ
から2つへ1つ減らすことができ、回路の簡素化
およびコストの低減をもたらすことができる。
以下、図面を参照して本発明を詳細に説明す
る。
る。
本発明の一実施例を第1図に示す。ここで、最
終段トランジタ1のベースに、前段トランジスタ
2の逆バイアス電源13の正極および最終段トラ
ンジスタ1の逆バイアス電源7の負極を接続す
る。なお、この逆バイアス電源7はトランジスタ
2に対する順バイアス電源としても機能する。残
余の構成は第3図の構成と同様である。
終段トランジタ1のベースに、前段トランジスタ
2の逆バイアス電源13の正極および最終段トラ
ンジスタ1の逆バイアス電源7の負極を接続す
る。なお、この逆バイアス電源7はトランジスタ
2に対する順バイアス電源としても機能する。残
余の構成は第3図の構成と同様である。
かかる構成において、前段トランジスタ2の逆
バイアス回路には補償電圧源3が逆バイアス電源
11と直列に含まれており、したがつて、補償電
圧源3が逆方向に流せないと、逆バイアス電流は
流せないように思われるが、前段トランジスタ2
がターンオフするまでは、補償電圧源3には順方
向電流が流れており、その分の逆バイアス電流は
流れうる。前段トランジスタ2が短いターンオフ
タイムでターンオフするのに必要な逆バイアス電
流の大きさは、前段トランジスタ2の順方向にあ
る程度の電流が流れていれば充分である。前段ト
ランジスタ2がターンオフした後は、このトラン
ジスタ2に逆バイアス電流が流せなくても全くさ
しつかえない。
バイアス回路には補償電圧源3が逆バイアス電源
11と直列に含まれており、したがつて、補償電
圧源3が逆方向に流せないと、逆バイアス電流は
流せないように思われるが、前段トランジスタ2
がターンオフするまでは、補償電圧源3には順方
向電流が流れており、その分の逆バイアス電流は
流れうる。前段トランジスタ2が短いターンオフ
タイムでターンオフするのに必要な逆バイアス電
流の大きさは、前段トランジスタ2の順方向にあ
る程度の電流が流れていれば充分である。前段ト
ランジスタ2がターンオフした後は、このトラン
ジスタ2に逆バイアス電流が流せなくても全くさ
しつかえない。
第2図は、第1図に示した電源3,7,13
を、トランス10のセンタータツプ付低圧巻線3
c,7cから取り出した電圧をダイオード3aと
3b,7aと7b,13aと13bで全波整流す
るように回路構成して得たものである。この図の
如く、前段トランジスタ2の逆バイアス電源、す
なわちダイオード13a,13bで整流して得ら
れたものと、最終段トランジタ2の逆バイアス電
源、すなわち前段トランジスタ2の順バイアス電
源も兼ねダイオード7a,7bで整流して得られ
たものとを1つのセンタータツプ付低圧巻線7c
より得る。
を、トランス10のセンタータツプ付低圧巻線3
c,7cから取り出した電圧をダイオード3aと
3b,7aと7b,13aと13bで全波整流す
るように回路構成して得たものである。この図の
如く、前段トランジスタ2の逆バイアス電源、す
なわちダイオード13a,13bで整流して得ら
れたものと、最終段トランジタ2の逆バイアス電
源、すなわち前段トランジスタ2の順バイアス電
源も兼ねダイオード7a,7bで整流して得られ
たものとを1つのセンタータツプ付低圧巻線7c
より得る。
本実施例の第4図との相違点は、トランス10
のセンタータツプ付低圧巻線の個数が3つより2
つに1つ減つている点であり、これにより、回路
を簡略し、およびコストを低減できる。
のセンタータツプ付低圧巻線の個数が3つより2
つに1つ減つている点であり、これにより、回路
を簡略し、およびコストを低減できる。
なお、本発明は上述例に限られるものではな
く、各トランジスタの導電型を逆にし、かつ各種
電源の極性を逆にすることもできる。
く、各トランジスタの導電型を逆にし、かつ各種
電源の極性を逆にすることもできる。
以上から明らかなように本発明によれば、前段
トランジスタと最終段トランジスタとの間に補償
電圧源を設けた多重接続トランジスタ構成におい
て、前段トランジスタの逆バイアス電源の正極を
最終段トランジタのベースに接続したことによ
り、前段および最終段の双方のトランジスタの逆
バイアス電源をトランスの1つのセンタータツプ
付低圧巻線より得ることができる。その結果、低
圧巻線の数を従来の3つから2つへ1つ減らすこ
とができ、回路の簡素化およびコストの低減をも
たらすことができる。
トランジスタと最終段トランジスタとの間に補償
電圧源を設けた多重接続トランジスタ構成におい
て、前段トランジスタの逆バイアス電源の正極を
最終段トランジタのベースに接続したことによ
り、前段および最終段の双方のトランジスタの逆
バイアス電源をトランスの1つのセンタータツプ
付低圧巻線より得ることができる。その結果、低
圧巻線の数を従来の3つから2つへ1つ減らすこ
とができ、回路の簡素化およびコストの低減をも
たらすことができる。
第1図は本発明の回路構成の一実施例を示す回
路図、第2図は第1図示の各種電源をトランスの
センタータツプ整流により得るように構成した回
路の具体例を示す回路図、第3図はオン電圧補償
形ダーリントン接続トランジスタにそれぞれ別の
逆バイアス電源を接続した従来の構成例を示す回
路図、第4図は第3図の各種電源をトランスのセ
ンタータツプ整流により得るようにした従来の回
路構成の具体例を示す回路図である。 1……最終段トランジスタ、2……前段トラン
ジスタ、3……補償電圧源、4……順バイアス用
トランジスタ、5,6……逆バイアスオン・オフ
用スイツチ、7,8,13……逆バイアス電源、
9……オン・オフ指令回路、3a,3b,7a,
7b,8a,8b,13a,13b……全波整流
用ダイオード、3c,7c,8c……センタータ
ツプ付低圧巻線、10……トランス、11……1
次巻線、12……交流電源。
路図、第2図は第1図示の各種電源をトランスの
センタータツプ整流により得るように構成した回
路の具体例を示す回路図、第3図はオン電圧補償
形ダーリントン接続トランジスタにそれぞれ別の
逆バイアス電源を接続した従来の構成例を示す回
路図、第4図は第3図の各種電源をトランスのセ
ンタータツプ整流により得るようにした従来の回
路構成の具体例を示す回路図である。 1……最終段トランジスタ、2……前段トラン
ジスタ、3……補償電圧源、4……順バイアス用
トランジスタ、5,6……逆バイアスオン・オフ
用スイツチ、7,8,13……逆バイアス電源、
9……オン・オフ指令回路、3a,3b,7a,
7b,8a,8b,13a,13b……全波整流
用ダイオード、3c,7c,8c……センタータ
ツプ付低圧巻線、10……トランス、11……1
次巻線、12……交流電源。
Claims (1)
- 【特許請求の範囲】 1 多重接続トランジスタの最終段のバイポーラ
トランジスタと前段トランジスタとの間に低電圧
の補償電圧源を設けて、前記最終段トランジスタ
のオン電圧を低下させるようにした多重接続トラ
ンジスタ回路において、前記最終段トランジスタ
のベース端子に、前記前段トランジスタの逆バイ
アス用電圧源を接続したことを特徴とするトラン
ジスタのベース駆動回路。 2 特許請求の範囲第1項記載のトランジスタの
ベース駆動回路において、前記前段トランジスタ
および前記最終段トランジスタのそれぞれの逆バ
イアスを電源を、トランスの1巻線のセンタータ
ツプ整流回路から得て、そのセンタータツプを前
記最終段トランジスタのベース端子に接続したこ
とを特徴とするトランジスタのベース駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60227716A JPS6288416A (ja) | 1985-10-15 | 1985-10-15 | トランジスタのベ−ス駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60227716A JPS6288416A (ja) | 1985-10-15 | 1985-10-15 | トランジスタのベ−ス駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6288416A JPS6288416A (ja) | 1987-04-22 |
| JPH0438165B2 true JPH0438165B2 (ja) | 1992-06-23 |
Family
ID=16865230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60227716A Granted JPS6288416A (ja) | 1985-10-15 | 1985-10-15 | トランジスタのベ−ス駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6288416A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4845551B2 (ja) * | 2006-03-24 | 2011-12-28 | 富士通株式会社 | ケーブル用クランプ |
-
1985
- 1985-10-15 JP JP60227716A patent/JPS6288416A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6288416A (ja) | 1987-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5781420A (en) | Single ended forward DC-to-DC converter providing enhanced resetting for synchronous rectification | |
| JP2795217B2 (ja) | 同期整流方式コンバータ | |
| JP3694578B2 (ja) | スイッチング電源、及び二次巻線の電圧整流方法 | |
| JPH11299237A (ja) | アクティブ・クランプ回路を備えたフォワード・コンバータ | |
| JP2000014136A (ja) | Dc−dcコンバータ | |
| JPH08289538A (ja) | Dc−dcコンバータ | |
| US4899065A (en) | Pre-drive circuit | |
| JPH0438165B2 (ja) | ||
| JPH05199744A (ja) | 同期整流方法および同期整流回路を備えたスイッチング電源 | |
| JPH09154276A (ja) | 同期整流回路 | |
| JPH1118426A (ja) | スイッチング電源回路 | |
| JPH11136939A (ja) | スイッチング電源 | |
| JP3294794B2 (ja) | 電源装置 | |
| JPS58175975A (ja) | 電力変換装置 | |
| JP2740476B2 (ja) | Fet整流回路 | |
| JPH0218703Y2 (ja) | ||
| JPH07245943A (ja) | スイッチング電源装置 | |
| CA2356187A1 (en) | A synchronous flyback converter | |
| JP3366588B2 (ja) | 同期整流コンバータ | |
| JP2000341942A (ja) | スイッチング電源及び同期整流回路 | |
| JP2674055B2 (ja) | 電源回路 | |
| JPH05219735A (ja) | スイッチング電源装置 | |
| JPS6336230B2 (ja) | ||
| JP2000184707A (ja) | 同期整流回路 | |
| JPS6258872A (ja) | 電源装置 |