JPS6289012U - - Google Patents
Info
- Publication number
- JPS6289012U JPS6289012U JP17761485U JP17761485U JPS6289012U JP S6289012 U JPS6289012 U JP S6289012U JP 17761485 U JP17761485 U JP 17761485U JP 17761485 U JP17761485 U JP 17761485U JP S6289012 U JPS6289012 U JP S6289012U
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- load circuit
- power supply
- load
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 1
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dc-Dc Converters (AREA)
Description
第１図は本考案の一実施例の回路図、第２図は
本考案の他の実施例の回路図、第３図、第４図は
従来例の回路図、第５図はスイツチング電源回路
の特性図である。 ４…（スイツチング）電源回路、６…ＶＴＲ本
体（第１負荷回路）、Ｑ４…トランジスタ、Ｒ３
…抵抗（第２負荷回路）、Ｑ５…トランジスタ（
遮断手段）。
本考案の他の実施例の回路図、第３図、第４図は
従来例の回路図、第５図はスイツチング電源回路
の特性図である。 ４…（スイツチング）電源回路、６…ＶＴＲ本
体（第１負荷回路）、Ｑ４…トランジスタ、Ｒ３
…抵抗（第２負荷回路）、Ｑ５…トランジスタ（
遮断手段）。
Claims (1)
- 電源回路の定電圧出力の第１負荷回路への供給
をスイツチング制御するトランジスタと、前記第
１負荷回路と並列接続される第２負荷回路と、前
記第１負荷回路が低負荷の時に前記第２負荷回路
の接続を遮断する遮断手段とから成る電源回路の
出力制御用スイツチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17761485U JPS6289012U (ja) | 1985-11-19 | 1985-11-19 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17761485U JPS6289012U (ja) | 1985-11-19 | 1985-11-19 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6289012U true JPS6289012U (ja) | 1987-06-06 |
Family
ID=31118977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17761485U Pending JPS6289012U (ja) | 1985-11-19 | 1985-11-19 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6289012U (ja) |
-
1985
- 1985-11-19 JP JP17761485U patent/JPS6289012U/ja active Pending