JPS6293742A - プロセツサ間インタフエ−ス方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、プロセッサ間のインタフェース方式に関する
。特に、命令の実行解読を行うマスタプロセッサと、特
殊な命令の実行を行うスレーブプロセッサとの間のイン
タフェースに関する。

〔概　要〕

本発明は、マスタプロセッサとスレーブプロセッサとの
プロセッサ間インタフェース方式において、 システムバスと各プロセッサに属するローカルバスを双
方向のバスバッファを用いて分離し、かつシステムバス
とローカルバスの間をＦＩＦＯバフファで結合し、スレ
ーブプロセッサがマスタプロセッサから送られてくるパ
ラメータをこのＦＩＦＯを介して独自に取り出すことが
できるようにすることにより、 スレーブプロセッサはシステムバスの使用権がない状態
でも、マスタプロセッサからスレーブプロセッサにパラ
メータを引き渡す動作が、各プロセッサにおいて並行か
つ同時に行うことができるようにしたものである。

〔従来の技術〕

従来この種のインタフェース方式は、マスタプロセッサ
からスレーブプロセッサに対して直接パラメータを転送
する方法、またはメモリ装置内にパラメータ引き渡し２
のための領域を設定し、マスタプロセッサがパラメータ
をメモリに書き込んだ後にスレーブプロセッサに割り込
みをかける方法などがある。

〔発明が解決しようとする問題点〕 ところが、このような従来のプロセッサ間インタフェー
ス方式では、次のような問題点があった。

マスタブ・ロセソサからスレーブプロセ・７すに直接パ
ラメータを転送する方法では、１個のパラメータを転送
するごとに、マスタプロセッサとスレーブプロセッサと
の間において同期をあわせなげればならない欠点がある
。このためにパラメータの引き渡しに時間がかかり、命
令の高速実行ができない問題点があった。

また、メモリ装置内にパラメータ引き渡しの領域を設定
することは、マスタプロセッサのパラメータ書き込み動
作と、スレーブプロセッサのパラメータ取り出し動作が
完全に直列となり、プロセッサ間の直接パラメータ引き
渡しに比べ、一層パラメータの引き渡しに時間がかかる
欠点がある。

また、メモリ装置をパラメータの引き渡しに使用するこ
とは、ハードウェア間のインタフェース用にメモリ装置
の一部を使用することになり、命令やデータ用のメモリ
エリアが圧縮されることになる。

本発明は、このような従来の問題点を解決するもので、
マスタプロセッサからスレーブプロセッサにパラメータ
を引き渡す動作が、各プロセッサにおいて並行かつ同時
に行うことができるプロセッサ間インタフェース方式を
提供することを目的とする。

〔問題点を解決するための手段〕

本発明は、命令およびデータを格納するメモリ装置と、
命令の取り出しおよび解読実行を行う１台のマスタプロ
セッサと、命令実行を行う１台以上のスレーブプロセッ
サと、上記メモリ装置と上記各プロセッサを接続し、使
用権を有する一つプロセッサが使用するシステムバスと
を含むプロセッサ間インタフェース方式において、上記
各プロセソザ内部に設けたローカルバスと、このローカ
ルバスと上記システムバスとを分離する双方向のバスバ
ッファと、上記システムハスから上記ローカルバスに情
報を伝達するＦＩＦＯハ、ファとを含み、上記マスタプ
ロセッサは、上記メモリ装置から取り出し解読した命令
の内、スレーブプロセッサが実行するものに関しては、
そのパラメータを対象のスレーブプロセッサのＦ■ＦＯ
ハソファに書き込んだ後に、システムバスの使用権をそ
のスレーブプロセッサに与える手段を含み、上記スレー
ブプロセッサは、頻繁に自己のＦＩＦＯバッファのデー
タ有無を監視する手段を含むことを特徴とする。

〔作　用〕

マスタプロセッサがメモリ装置から取り出し解読した命
令の内、スレーブプロセッサが実行するものに関しては
、そのパラメータを対象のスレーブプロセッサのＦＩＦ
Ｏバッファに書き込む。一方スレーププロセッサがＦＩ
ＦＯバッファを常時監視することにより、スレーブプロ
セッサがシステムバスの使用権がない状態でも、マスタ
プロセッサから送られたパラメータをＦＩＦＯバ・ノフ
ァから取り出し、スレーブブロセ・ノサ内部のレジスタ
に取り込むことが可能になる。マスクブロセ・ノサは、
すべてのパラメータの引き渡しが完了した後に、システ
ムバスの使用権をそのスレーブプロセッサに与える。

また、ＦＩＦＯバッファを使用しているので、マスタプ
ロセッサとスレーブプロセ・フサ間における処理速度の
違いによるオーバへ・ノドを最小にすることができる。

〔実施例〕

以下、本発明の実施例方式を図面に基づいて説明する。

第１図は、本発明の一実施例を示すプロ・ツク構成図で
ある。第１図において、メモリ装置１はシステムハス２
に接続され、マスタプロセッサ３およびスレーブプロセ
ッサ４は各々のローカルバス５．６に接続され、システ
ムバス２と各ローカルハス５．６は、双方向のバスバッ
ファ７．８およびシステムバス２側からローカルバス５
．６側へのパラメータを格納するＦＩＦＯハソファ９．
１０により構成される。

メモリ装置１は命令およびデータを格納しており、シス
テムバス２を経由してマスタプロセッサ３またはスレー
ブプロセッサ４からアクセスされる。マスタプロセッサ
３は通常アクティブであり、命令の取り出し解読実行を
行っている。すなわちシステム・バス２は、マスタプロ
セッサ３によって専有されている。この時点においてマ
スタプロセッサ３側のローカルバス５とシステムバス２
との間に位置するバスバッファ７は、マスタプロセッサ
３のバス動作により、システムバス２からローカルバス
５またはローカルバス５からシステムバス２へのデータ
通路となっている。

一方スレーププロセッサ４は、通常インアクティブであ
り、マスタプロセッサ３からの指令により動作を開始す
る。このためスレーブプロセッサ４側のバスバッファ８
は、ディセーブル状態になっている。ただスレーブプロ
セッサ４側のローカルバス６に接続されているＦＩＦＯ
バッファ１０はスレーブプロセッサ４からアクセス可能
となっている。

次に、スレーブプロセッサ４を用いる命令をとりあげて
本発明方式の動作について説明する。

第２図は、スレーブプロセッサを用いる命令形式の一例
を示す図である。命令コード（ＯＰ）１）は、命令の種
類例えば文字データストリングの移送などを示す。デー
タ記述子１（ＤＤＩ）１２は第１オペランドの存在する
アドレスの計算方法や、データの長さ、データの種類な
どの情報を持っている。データ記述子■の付加ワード１
３は、オペランドのアドレスを計算する上で必要となる
ディスブレースメン１−情報である。データ記述子ＩＩ
　（ＤＤＩＩ）１４やデータ記述子■の付加ワード１５
についても、データ記述子１）２やデータ記述子Ｉの付
加ワード１３と同じ内容だが、第２オペランドに関する
情報を含んでいる。

マスタプロセッサ３が、命令コード１）をメモリ装置１
から取り出し解読を行うと、この命令がスレーブプロセ
ッサ４で実行されることを認識する。

マスタプロセッサ３は、命令コード１）を、スレーブプ
ロセッサ４のＦＩＦＯバッファ１０にインプット・アウ
トプット命令を使って書き込む。スレーブプロセッサ４
は、アイドル状態においては常にＦＩＦＯバッファ１０
にデータが入っているかどうかをチェックしているため
、マスタプロセッサ３が命令コード１）を書き込むと即
座に、この命令をスレーブプロセッサ４内に取り込み、
命令の解読を始める。マスタプロセッサ３は、続いてデ
ータ記述子１）２をメモリ装置１から取り出し、スレー
ブプロセッサ４のＦＩＦＯバッファ１０に送るとともに
、アドレシングを解読し、オペランドの実効アドレスを
計算し、その値もＩ’ｌＦＯバッファ１０に書き込む。

すべてのパラメータの引き渡しが終わるとマスタプロセ
ッサ３は、スレーブプロセッサ４にシステムバス２の使
用権を渡す。この後スレーブプロセッサ４は、渡された
パラメータを使用して命令を実行する。命令実行完了後
スレーブプロセッサ４は、マスタプロセッサ３のＦＩＦ
Ｏバッファ９ニ完了ステータスを書き込み、システムハ
ス２の制御をマスタプロセッサ３に戻す。

〔発明の効果〕

本発明は、以上説明したように、ローカルバスとシステ
ムバスをハスバッファを用いて分離し、またローカルバ
スとシステムバスの間’ｃ　Ｆ　Ｉ　Ｆ　Ｏバッファで
結合することにより、マスタプロセッサからスレーブプ
ロセッサにパラメータを引き渡す動作が、各プロセンサ
において並行かつ同時にＦＩＦＯバッファを使用して行
うことができる。

したがって、マスタプロセッサからスレーブプロセッサ
へのパラメータの引き渡しが迅速に行われ、命令の高速
実行を可能にすることができる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック構成図。 第２図はスレーブプロセッサを使用する命令形式の一例
を示す図。 １・・・メモリ装置、２・・・システムバス、３・・・
マスタプロセッサ、４・・・スレーブプロセッサ、５．
６・・・ローカルバス、７．８・・・バスバッファ、９
．１０・・・ＦＩＦＯハ゛ノファ、１）・・・命令コー
ド、１２・・・データ記述子Ｉ、１３・・・データ記述
子■の付加ワード、１４・・・データ記述子■、１５・
・・データ記述子Ｈの付加ワード。

Claims (1)

【特許請求の範囲】
1. （１）命令およびデータを格納するメモリ装置と、命令
   の取り出しおよび解読実行を行う１台のマスタプロセッ
   サと、 命令実行を行う１台以上のスレーブプロセッサと、 上記メモリ装置と上記各プロセッサを接続し、使用権を
   有する一つプロセッサが使用するシステムバスと を含むプロセッサ間インタフェース方式において、 上記各プロセッサ内部に設けたローカルバスと、このロ
   ーカルバスと上記システムバスとを分離する双方向のバ
   スバッファと、 上記システムバスから上記ローカルバスに情報を伝達す
   るＦＩＦＯバッファと を含み、 上記マスタプロセッサは、上記メモリ装置から取り出し
   解読した命令の内、スレーブプロセッサが実行するもの
   に関しては、そのパラメータを対象のスレーブプロセッ
   サのＦＩＦＯバッファに書き込んだ後に、システムバス
   の使用権をそのスレーブプロセッサに与える手段を含み
   、 上記スレーブプロセッサは、頻繁に自己のＦＩＦＯバッ
   ファのデータ有無を監視する手段を含むことを特徴とす
   るプロセッサ間インタフェース方式。