JPS6295013A - Variable equalizer - Google Patents

Variable equalizer

Info

Publication number
JPS6295013A
JPS6295013A JP23564185A JP23564185A JPS6295013A JP S6295013 A JPS6295013 A JP S6295013A JP 23564185 A JP23564185 A JP 23564185A JP 23564185 A JP23564185 A JP 23564185A JP S6295013 A JPS6295013 A JP S6295013A
Authority
JP
Japan
Prior art keywords
transistor
variable
base
grounded
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23564185A
Other languages
Japanese (ja)
Inventor
Masahiko Ono
大野 正日子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP23564185A priority Critical patent/JPS6295013A/en
Publication of JPS6295013A publication Critical patent/JPS6295013A/en
Pending legal-status Critical Current

Links

Landscapes

  • Networks Using Active Elements (AREA)

Abstract

PURPOSE:To constitute a variable equalizer by using only one piece of impedance element, by using the first variable resistor and the second variable resistor. CONSTITUTION:One signal input terminal 6 is connected to a base of a transistor 7, and the other signal input terminal 6' is grounded. An emitter of the transistor 7 is connected to a base of a transistor 13 through a variable resistor 10, and the base of the transistor 13 is grounded through an impedance element 9. An emitter of the transistor 13 is grounded through a fixed resistor 14, and a collector of the transistor 13 is grounded through a variable resistor 16 having a value which is equal to that of the variable resistor 10 and also connected to a base of a transistor 11. A collector of the transistor 11 is grounded, and an emitter of the transistor 11 is connected to a collector of the transistor 7 through a fixed resistor having a value which is equal to that of the fixed resistor 14. An output terminal 15 is connected to the collector of the transistor 7, and an output terminal 15' is grounded.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は回路構成が簡単な広帯域可変等化器に関する。[Detailed description of the invention] [Industrial application field] The present invention relates to a wideband variable equalizer with a simple circuit configuration.

〔従来の技術〕[Conventional technology]

可変等化器はH−W、 Bodeにより発明され、以後
0〜・id型、種部・前回型など種々の拡張が行われて
きた。まず、Bode型の可変等化器について説明する
と、第2図はその基本構成を示すもので、この第2図に
おいて1,1′は信号入力端子、2,2′は信号出力端
子、3は3端子回路網、4は可変抵抗器、5,5′は可
変抵抗器接続端子である。
The variable equalizer was invented by H.W. First, to explain the Bode type variable equalizer, Fig. 2 shows its basic configuration. In Fig. 2, 1 and 1' are signal input terminals, 2 and 2' are signal output terminals, and 3 is a signal output terminal. A three-terminal circuit network, 4 is a variable resistor, and 5 and 5' are variable resistor connection terminals.

ところで、H,W、 Bodeによれば、信号入力端子
1.1′より信号出力端子2,2′への伝達アドミタン
スYは である。ただし Rは可変抵抗値、 YSばR=OとしたときのY、 YoばR−■とじたときのY、 Zは接続端子5,5′より3端子回路網3をみたインピ
ーダンス、 である。
By the way, according to H, W, and Bode, the transfer admittance Y from the signal input terminal 1.1' to the signal output terminal 2, 2' is. However, R is the variable resistance value, YS is Y when R=O, Yo is Y when R-■ is closed, and Z is the impedance when looking at the 3-terminal network 3 from the connection terminals 5 and 5'.

ここで、Roを基準抵抗値としてZ = J Yo /
Ys−&を3端子回路網3が満足している場合には、e
  −Y +  e−00=n 、  z=R/Ro 
 +  e−ψ”)= z / Roと変数変換を行え
ば、(1)式より が得られる。
Here, with Ro as the reference resistance value, Z = J Yo /
If the three-terminal network 3 satisfies Ys-&, e
-Y + e-00=n, z=R/Ro
+ e−ψ”)=z/Ro and perform variable conversion to obtain Equation (1).

(2)式のθをψ(ω)についてψ(ω)−〇のまわり
にテーラ−展開して表すと、窩次の項を無視でき、と近
似される。
When θ in equation (2) is expressed as a Taylor expansion around ψ(ω)−〇 with respect to ψ(ω), the following terms can be ignored and approximated as follows.

(3)式は可変等化器としてのネーパー表示の伝達’!
!f’j牛 F(ω)=F、(ω)+F2(R)・F3(ω)   
  ・・ ・・・(4)を涜り足する。
Equation (3) is the transmission of the Naper representation as a variable equalizer'!
! f'j cow F(ω) = F, (ω) + F2(R)・F3(ω)
...Add (4).

ここで、 Fl(ω)は固定等化特性、 F2 (R)は周波数によらない可変抵抗値のみの関数
、 F、(ω)は可変等化特性、 を表す。
Here, Fl (ω) represents a fixed equalization characteristic, F2 (R) is a function of only variable resistance value independent of frequency, and F, (ω) represents a variable equalization characteristic.

なお、Q、、、、Li型、筒部・重囲型なども同様の原
理による。
The same principle applies to Q, Li type, cylindrical/enclosed type, etc.

以上、 Bodeの示した可変等化器の理論に基づき(
2)式を実現する回路構成が特5願昭56−12226
6号の明細書に開示されている。第3図はこの公報に開
示された実施例図である。第3図において、6゜6′は
信号入力端子であり、15 、1.5’は信号出力端子
である。7 、11 、13はトランジスタで、8.t
4q+司定抵抗器であり、10は可変抵抗器であり、9
,12はインピーダンス素子である。インピーダンス素
子9と12は、互いの位相が等しく設定されており信号
入力端子6,6′から信号出力端子15 、15’への
伝達関数の等化特性を可変抵抗器1oにより可変とする
構成である。
Based on the theory of variable equalizer shown by Bode, (
2) The circuit configuration that realizes the formula is disclosed in Patent Application No. 56-12226.
It is disclosed in the specification of No. 6. FIG. 3 is a diagram of an embodiment disclosed in this publication. In FIG. 3, 6°6' is a signal input terminal, and 15 and 1.5' are signal output terminals. 7, 11, and 13 are transistors; 8. t
4q+ is a control resistor, 10 is a variable resistor, and 9
, 12 are impedance elements. The impedance elements 9 and 12 are set to have the same phase with each other, and the equalization characteristic of the transfer function from the signal input terminals 6, 6' to the signal output terminals 15, 15' is made variable by the variable resistor 1o. be.

上記可変等化器jは回路構成が簡単でフィードバック回
路を含まず、また片側接地の単一な可変抵抗により実現
できるという秀れた特徴を有している・ 〔発明が解決しようとする問題点〕 ところが、上述した可変等化器はインピーダンス素子を
2組具備する必翌がある。一般にインピーダンス素子は
所望の周波数特性をもたせるために、構成素子数が多く
、回路規模が太きいため、このようなインピーダンス素
子を2組使用することは製造性において問題である。
The above variable equalizer j has the excellent feature that it has a simple circuit configuration, does not include a feedback circuit, and can be realized by a single variable resistor with one side grounded. [Problems to be solved by the invention] ] However, the variable equalizer described above is necessarily equipped with two sets of impedance elements. In general, impedance elements have a large number of components and a large circuit scale in order to have desired frequency characteristics, so using two sets of such impedance elements poses a problem in terms of manufacturability.

また、2つのインピーダンス素子を精度よく設定するこ
とは調子工数がかかるという欠点がある集積回路化を図
るうえでも同様に問題である。
Furthermore, setting the two impedance elements with high precision requires a lot of adjustment work, which is a similar problem when implementing an integrated circuit.

本発明は前記問題点を屓消した可変等化器を提供するも
のである。
The present invention provides a variable equalizer that eliminates the above problems.

〔問題点をWf決するための手段〕[Means for resolving issues]

本発明は第1のトランジスタのベースとアースを信号入
力端子とし、該第1のトランジスタのエミッタと第2の
トランジスタのベースを第1の可変抵抗器を介して接続
するとともに、該第2のトランジスタのベースをインピ
ーダンス素子を介して接地し、第2のトランジスタのコ
レクタを第1の可変抵抗器と等しい値を有する第2の可
変抵抗器を介して接地するとともに、第3のトランジス
タのベースに接続し、さらに第3のトランジスタのコレ
クタを接地し、第1のトランジスタのコレクタと第3の
トランジスタのエミッタを第1の固定抵抗器を介して接
続し、第2のトランジスタのエミッタを第1の固定抵抗
器と等しい値を有する第2の固定抵抗器を介して接地し
、第1のトランジスタのコレクタとアースを信号出力端
子としたことを特徴とする可変等化器である。
In the present invention, the base of the first transistor and the ground are used as signal input terminals, the emitter of the first transistor and the base of the second transistor are connected via a first variable resistor, and the emitter of the first transistor is connected to the base of the second transistor through a first variable resistor. The base of the second transistor is grounded via an impedance element, and the collector of the second transistor is grounded via a second variable resistor having a value equal to that of the first variable resistor, and is connected to the base of the third transistor. Further, the collector of the third transistor is grounded, the collector of the first transistor and the emitter of the third transistor are connected via the first fixed resistor, and the emitter of the second transistor is connected to the first fixed resistor. This variable equalizer is characterized in that it is grounded via a second fixed resistor having the same value as the resistor, and the collector of the first transistor and the ground are used as signal output terminals.

〔実施例〕〔Example〕

次に図面を参照して本発明の実施例について説明する。 Next, embodiments of the present invention will be described with reference to the drawings.

第1図は本発明の一実施例を示す回路図である。FIG. 1 is a circuit diagram showing an embodiment of the present invention.

一方の信号入力端子6はトランジスタ70ベースに接続
さハ、他方の信号入カシ11”4子6′は接地されてい
る。トランジスタ7のエミッタは可変抵抗器10を介し
てl・ランジメタ130ベースに接続され1、トランジ
スタ130ベースはインピーダンス素子9を介して接地
されている。トランジスタ13のエミッタは固定抵抗器
14を介し接地され、トランジスタ13のコレクタは可
変抵抗器10と等しい値を有する可変抵抗器16を介し
て接地されるとともにトランジスタ11のベースに接続
されている。トランジスタ11のコレクタは検地され、
トランジスタ11のエミッタは固定抵抗器14と等しい
値を有する固定抵抗器8を介してトランジスタ7のコレ
クタに接続されている。出力端子]5はトランジスタ7
のコl/クタに接続され、出力端子15′は接地されて
いる。
One signal input terminal 6 is connected to the base of the transistor 70, and the other signal input terminal 11'' is grounded. 1, and the base of the transistor 130 is grounded via an impedance element 9. The emitter of the transistor 13 is grounded via a fixed resistor 14, and the collector of the transistor 13 is connected to a variable resistor having a value equal to that of the variable resistor 10. 16 and is connected to the base of the transistor 11. The collector of the transistor 11 is grounded and connected to the base of the transistor 11.
The emitter of transistor 11 is connected to the collector of transistor 7 via a fixed resistor 8 having the same value as fixed resistor 14 . Output terminal] 5 is transistor 7
The output terminal 15' is grounded.

嘔で41図において、固定抵抗器8,14の抵抗値をR
8、可変抵抗器10 、16の抵抗値をR、インピーダ
ンス素子9のインピーダンスをZ(ω)とすると、信号
入力端子6,6′から信号出力端子15 、15’への
伝達関数T(ω)は次式となる。
In Figure 41, the resistance value of fixed resistors 8 and 14 is R.
8. If the resistance value of the variable resistors 10 and 16 is R and the impedance of the impedance element 9 is Z(ω), then the transfer function T(ω) from the signal input terminals 6 and 6' to the signal output terminals 15 and 15' is is the following formula.

ここで、 x=R/R6,e−ψ((“)−Z(ω)、’ R6と
おけば(5)式は となって第1図に示す回路に、Bodeによって示され
た可変等化特性を1足することがわかる。
Here, if we set x=R/R6, e-ψ((")-Z(ω),' R6, equation (5) becomes It can be seen that the characteristic is added by 1.

変えることのできる可変等化器として動作する。It operates as a variable equalizer that can be changed.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明はインピーダンス素子を1個
のみ用いて可変等化器を(:r7成できる効果がある。
As explained above, the present invention has the advantage that a variable equalizer (:r7) can be constructed using only one impedance element.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を示す回路図、第2図、第3
図は従来の可変等化器を示す回路図である。
Figure 1 is a circuit diagram showing one embodiment of the present invention, Figures 2 and 3 are circuit diagrams showing one embodiment of the present invention.
The figure is a circuit diagram showing a conventional variable equalizer.

Claims (1)

【特許請求の範囲】[Claims] (1)第1のトランジスタのベースとアースを信号入力
端子とし、該第1のトランジスタのエミッタと第2のト
ランジスタのベースを第1の可変抵抗器を介して接続す
るとともに該第2のトランジスタのベースをインピーダ
ンス素子を介して接地し、第2のトランジスタのコレク
タを第1の可変抵抗器と等しい値を有する第2の可変抵
抗器を介して接地するとともに、第3のトランジスタの
ベースに接続し、さらに第3のトランジスタのコレクタ
を接地し、第1のトランジスタのコレクタと第3のトラ
ンジスタのエミッタを第1の固定抵抗器を介して接続し
、第2のトランジスタのエミッタを第1の固定抵抗器と
等しい値を有する第2の固定抵抗器を介して接地し、第
1のトランジスタのコレクタとアースを信号出力端子と
したことを特徴とする可変等化器。
(1) The base of the first transistor and the ground are used as signal input terminals, the emitter of the first transistor and the base of the second transistor are connected via the first variable resistor, and the emitter of the first transistor is connected to the base of the second transistor through the first variable resistor. The base is grounded via an impedance element, the collector of the second transistor is grounded via a second variable resistor having a value equal to that of the first variable resistor, and is connected to the base of the third transistor. , further, the collector of the third transistor is grounded, the collector of the first transistor and the emitter of the third transistor are connected via the first fixed resistor, and the emitter of the second transistor is connected to the first fixed resistor. 1. A variable equalizer, characterized in that the equalizer is grounded via a second fixed resistor having a value equal to that of the equalizer, and the collector of the first transistor and the ground are used as signal output terminals.
JP23564185A 1985-10-22 1985-10-22 Variable equalizer Pending JPS6295013A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23564185A JPS6295013A (en) 1985-10-22 1985-10-22 Variable equalizer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23564185A JPS6295013A (en) 1985-10-22 1985-10-22 Variable equalizer

Publications (1)

Publication Number Publication Date
JPS6295013A true JPS6295013A (en) 1987-05-01

Family

ID=16989024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23564185A Pending JPS6295013A (en) 1985-10-22 1985-10-22 Variable equalizer

Country Status (1)

Country Link
JP (1) JPS6295013A (en)

Similar Documents

Publication Publication Date Title
JPS63136708A (en) Filter circuit
JPH0828644B2 (en) Active phase equalizer
JPH02174414A (en) Semiconductor integrated circuit device
JPS5949723B2 (en) Amplifier
US4853609A (en) Distortion-free, opposite-phase current source
JPH04213211A (en) Circuit having resistance controlled by voltage
US3500262A (en) Nonreciprocal gyrator network
US4074215A (en) Stable gyrator network for simularity inductance
JPS5824220A (en) Variable equalizer
JPS6291015A (en) Variable equalizer
JPS635290Y2 (en)
JPH0369210B2 (en)
JPH0212743Y2 (en)
GB2160043A (en) Audio frequency oscillator
US4101851A (en) Variable equalizer
JP2991727B2 (en) Active filter circuit
JPH025419Y2 (en)
JPS5910083B2 (en) transistor circuit
JPS5884513A (en) Gain controlling amplifier
JPS60244110A (en) Integration circuit
JPH0630426B2 (en) Variable gain circuit
JPH0319725B2 (en)
JPS6362922B2 (en)
JPH05218768A (en) Gain switching circuit
JPH0495406A (en) Differential amplifier circuit