JPS6295154A - 電気集塵装置用電源回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、電気集塵装置用電源回路に関するものであ
り、特にダスト層の逆゛屯離現象の防止用に係る電源回
路の改良に関するものである。

〈従来の技術〉 電気集塵装置は、放電電極と集塵電極との間に直流高電
圧を印加し、両電極間にコロナ放電を起こして両電極間
のガス体に含まれる微粒子を荷電し、この荷電した微粒
子を集塵電極に捕集するものであり、捕集された微粒子
は集ｍ電極上に堆積してダスト層を形成する。

この場合、ダスト層の固有抵抗は諸条件により広範囲に
わたる値をもつが、例えばｌＱｉΩ−Ｃ１ｌを超えた値
をもつようになるとダスト層中の電界強度が増大し、ダ
スト層の局部的絶縁破壊を生じさせて電極間に印加し得
る電圧を低下させ、この結果集塵効率を著しく劣化させ
るといういわゆる逆電離現象が起きる。

かかる逆電離現象を防止する手段としてこの逆電離現象
が電極間への電圧印加後の所定時間内には現われないと
いう事実に篤み、例えば電極間への電圧印加を間欠的に
行なうなど、電源回路を改変する手段が知られている。

即ちその一例として間欠荷電方式があるが、その一般的
に知られている電気束１１！ｉ装置用′屯源回路として
は例えば第５図に示すようなものがある。これによると
集塵装置ｌは放電電極１ａと接地された集ｙＩｉｔ極１
ｂとを有し、放電電極１ａには電源回路２を構成する直
列リアクトル３が接続されている。そして、この直列リ
アクトル３は整流器４の負の出力端に接続されており、
整流器４の正の出力端は接地されている一方、整流器４
の内入力端は昇圧用変圧器５の二次巻＆ａ５ｂに接続さ
れている。また、この昇圧用変圧器５の一次！ｈ線５ａ
はトリガが回路６を有する位相制御手段としてのサイリ
スタ制御要素７を介して商用交流電源８に接続されてい
る。

したがって、商用交流電源８の電源電圧はトリガ回路６
の出力に応じて制御され、この制御電圧に基づさ整流器
４から直流高電圧が得られるようになる。この場合、ト
リガ回路６の出力が例えば電源電圧の２サイクル毎に得
られるように設定すれば、直流高電圧もそれに応じて間
欠的に得られることとなる。

しかしながら、かかる間欠的な電圧印加の手段によると
、電極間の微粒子の荷電時間は電源電圧の１サイクルの
間で行なわれ、統〈１サイクルの間は荷電体ＩＥ時間と
なり、これを鰻り返すこととなるが、高電圧の確保のみ
に拘泥してサイリスタ制御素子７の点弧角を０とすると
、いかなる場合にも最小荷電時間を繕サイクル以下に設
定することはできない、ここで、商用交流電源８の電源
電圧の最サイクルに相当する時間は前述した逆電離現象
を起こすに要する時間よりも長いものである、そこで荷
電時間を短かくすべく点弧角を大きく設定しすぎると、
電源電圧の一制御電圧のピーク値が低下してしまい所要
の直流高電圧を（）ることができない、また、適当な荷
電時間が設定されたとしても、荷電休止時間中は荷電電
圧が略Ｏに近いものとなるので、この間は４Ｊ塵電極１
ｂへ微粒子を移送するためのエネルギーが失なわれ、結
果として集塵装置１内に送り込まれるガス体の微粒子と
集塵電極１ｂで捕集される微粒子との割合、すなわち集
塵効率が低下してしまう。

そこで、か−る問題点を更に改善し荷電時間を短縮して
逆電離現象を防止し集塵効率を上げるようにした。いわ
ゆるパルス荷電方式がある。

第６図はこのパルス荷電による電圧印加に適用される回
路の一例を示すものである。同図に示すように、商用交
流電源８には前述した電源回路２とは別個に変圧整流回
路９及びこれに後続するパルス出力回路ｌＯが接続され
ている。ここで、変圧整流回路９はトリガ回路１１によ
り電源電圧の位相制御を行なうサイリスタ制御要素１２
、このサイリスタ制御要素１２と接続された一次巻線を
有する昇圧用変圧器１３、この昇圧用変圧３１３の二次
巻線に接続される整流器１４、及びこの整流器１４の出
力端に接続される直列リアクトル１５から構成されてい
る。また、パルス出力回路ｌＯは平滑コンデンサ１６、
制御素子１７、充電抵抗１８、及び昇圧用変圧器１９か
ら構成されており、パルス出力回路１０からの高圧パル
スは結合コンデンサ２０を介して集塵袋２２１の放Ｔｉ
、電極に供給されるようになっている。

この作用は両電極間に常時印加される電圧をコロナ開始
電圧に達する近傍の値に設定し、コロナ放電は特別に設
けられたパルス発生手段から発生するパルスを利用して
高い集塵効率を得るものである。

〈発明が解決しようとする問題点〉 しかしながら、第６図に示す従来の回路では一般的な電
源回路２以外に特別な回路を必要とするため、回路構成
が複雑となり、また、余分な取付スペースを必要とした
り、集塵装置ｌ自体に特殊な改造を施す必要が生じ、全
体として大幅なコストアップをもたらすという問題点が
あった。

〈問題点を解決するための手段〉 この発明はかかる従来技術の問題点を解決すべく、従前
の集塵装置用電源回路を構成する昇圧用変圧器の一次巻
線に少なくとも二つのタップを設け、第一のタップには
電源電圧の位相制御を行なうべく作動する第一の位相制
御手段を接続し、第二のタップにも電源電圧の位相制御
を行なうべく作動する第二の位相制御手段を接続し、第
一及び第二の位相制御手段をそれぞれ独立に作動させる
タイミング制御１段を設けたことを特徴とするものであ
る。

く作用〉 第一の位相制御手段の作動中には第一の直流高電圧が集
塵装置の放電電極と集塵電極との＋＋ｌＴに印加され、
第一の位相制御手段の作動後に作動する第二の位相制御
手段の作動中には第二の直流高電圧が両電極間に印加さ
れてコロナ放電が行なわれる。

この場合、第二の直流高電圧を得ている間における荷電
時間は、コロナ放電開始電圧未満に設定し得る第一の直
流高電圧の印加後であるので、逆電離現象は阻止できる
。

〈実施例〉 第１図はこの発Ｅ月の一実施例を示すものであり、電源
回路２１は従前のＴＬｒＡ回路２を構成する昇圧用変圧
器５の一次巻線５ａの中間にタップ５Ｂ。

５Ｃ・・・・を設け、この一次巻線５ａの全巻線の端部
５Ａ（第一のタップ）に第一の位相制御手段としてのサ
イリスタ制ｇ＃要素７を接続し、所定の中間のタップ５
Ｃ（ｉ二のタップ）に第二の位相制御手段としてのサイ
リスタ制御素子２２を接続するように構成される。また
、各サイリスタ制御要素７．２２に接続される各トリガ
回路６．２３は、各サイリスタ制御要素７．２２のＴ１
１１ｉｌ側に接続されたタイミング制御回路２４との同
期をとり得るようになっている。なお、他の構成につい
ては前述した第５図に示す構成と同様であるので説明を
省略する次に上述のように構成された電源回路２１の作
動につき第２図及び第３図（Ｌ）、（ｂ）を参照しなが
ら説明する。

第２図に示すように、商用文！ｉ電源８の電Ｗｉ１を圧
はサイリスタル制御要素７によりサイクルＴＩにおいて
ピーク値■１をもつ制御電圧となり、これに続くサイク
ルＴ２においてはサイリスタ制御要Ｘ２２によりピーク
値■２　をもつ制ｇ＃電圧となる。

而してサイクルＴ２に続くサイクルＴ１においては再び
ピーク値■１をもつ制御電圧が得られ、サイクルＴ１に
続くサイクル　Ｔ２においてはサイリスタ制御要素７．
２２はいずれも点弧されない。

以下このような電源電圧の位相制御が繰り返えされる。

すなわち、各サイリスタ制ＷＪ子７．２２はタイミング
制御回路２４により互いに独立に点弧されることとなり
、第３図（ａ）に示すように放電電極１ａには各サイリ
スタ制御要素７．２２により得られる制御電圧に応じた
負の直流高電圧が印加され、第３図（ｂ）に示すように
その印加時には瞬時的に両電極間に電流が魔れる。

この場合、サイクルＴＩにおける制御電圧のピーク値Ｖ
１を両電極間でのコロナ放電開始電圧未満に設定し、サ
イクルＴ２におけるそのピーク値ｖ２をコロナ放電開始
電圧以上に設定すれば、前述したパルス荷電による電圧
印加手段に近似したものとなる。また、この場合、サイ
クルＴ３　（ニア２）とサイクルＴａ　　（＝Ｔ＋　　
＋Ｔ２　＋Ｔ１　）との関係を見れば荷電時間をサイク
ルＴ３とし荷電休止時間をサイクルＴ４とする間欠的な
電圧印加が行ｉわれていることとなる。さらに、サイク
ルＴ１　とサイクルＴ２どの関係だけをとれば荷電時間
をサイクルＴ２とし、荷電休止時間をサイクルＴ１　と
する別異の間欠的電圧印加を行なうことも可能である。

付言すれば、この場合の荷電休止時間は逆電離現象の発
生を阻止するに十分な時間であると共に、この間の電圧
印加は全く０とはならずいわゆる集塵電界の範囲でなさ
れているので、荷ＴＬ微粒子の集塵電極１Ｂへの移送エ
ネルギーが失なわれることはない、さらに、サイリスタ
制御要素２２の位相制御により得られる制御電圧に対応
する直流高電圧のピーク値及びパルス幅は、昇圧用変圧
器５のタップ位ｔの選択（巻数比の選定）あるいはサイ
リスタ制御要１ｇ２２の点倶角の選定に応じて適宜変え
得るものであり、逆電離現象を阻止するに適合した荷電
時間（サイクルＴ３）が設定できる。

なお、第２図及び第３図（ａ）、（ｂ）において破線で
示す波形部分はサイリスタ制御要素２２を全波型のもの
で構成した場合に対応するものであり、実線で示すよう
な半波型のものでサイリスタ制御要素２２を構成するか
否かは使用条件に応じて決定し得る。

第４図は荷電時間と荷電休止時間との時間的配分、すな
わち荷’、ｔｔ率と集塵効率との関係を示すグラフであ
る。同図から明らかなように荷電率が小さくなると従来
の間欠市電１圧印加の場合には極端に集塵効率が低くな
る（破線で示す曲線Ｐ）のに対し、この発明の実施例の
場合には集塵効果は荷電率によってほとんど変化せず（
実線で示す曲線Ｑ）高い値に維持できる。

〈本発明の効果〉 以上により、本発明の効果は次の通りである。

（１）従前の電源回路を構成する昇圧用変圧器に簡単な
構成の第一及び第二の位相制御手段を付加するようにし
たことにより、逆電離現象の発生が抑ル１されるので、
集塵効率の向上が期待される。

（２）本発明の回路は、先ず従来の間欠荷電方式と比較
すると、第４図に示すように、荷電率が小になった場合
でも、本発明の上記の構成により、パルス加重時に比し
相対的な休止時間においてもエネルギーを与えているの
で、特に荷？ｌｔ率が小となった場合において集塵効率
の低下傾向が改りされることにより大巾な省エネが期待
される。

（３）本発明回路では２つの電圧の異なる位相制御手段
を交互に作用させるようにしたので、従来のパルス荷電
方式（第６図）と比較しても、同等の荷電効率が得られ
るにもか覧わらず、整流手段が１つで済み、またパルス
出力回路も不要となるために、集塵設備のスペースもま
た設備費も大巾に減少させることができる。

（４）本発明の回路によれば、従来の高価なパルス荷電
方式と異なり、既設の電気集塵装置に第二の位相Ｍ制御
手段とタイミング制御手段の回路を付加するのみである
から、既存の設備を比較的低廉な費用で改善しパルス荷
電方式同様に集塵効率を高くすることができる。

（５）結論的に効果をまとめれば、本発明回路による集
塵装置は、荷電効率、集塵効率と設備費との両者を併せ
考慮するならば、その集塵性能は従来のいずれの方式を
も大巾に上回ることになる。

【図面の簡単な説明】

第１図ないし第４図はこの発明の一実施例を説明する図
であり、第１図はその構成を示す回路図、第２図は第１
図に示す昇圧用変圧器の二次巻線に現われる電圧の波形
図、第３図（ａ）、（ｂ）は集塵装置に印加される直流
高電圧の電圧波形図及び電流波形図、第４図は荷電率と
集塵効果との関係を示すグラフである。 第５図は従来の一般的な集塵装置用電源回路の構成を示
す回路図、第６図はパルス荷電による電圧印加を行なう
ための従来の電源回路の構成を示す回路図である。 ｌ・・・・・・４Ｊ塵装置、　　４・・・・・・整流器
、５・・・・・・昇圧用変圧器、 （第一の位相制御手段） （第二の位相制御手段） ？４・・・・・・タイミング制御手段。 第１図 第２図 第３図 第４図 荷電率−小 第６図

Claims (2)

【特許請求の範囲】
1. （１）一次巻線を交流電源に接続された昇圧用変圧器の
   二次巻線に整流器を接続して直流高電圧を得、該直流高
   電圧を放電電極と集塵電極との間に印加する電気集塵用
   電源回路において、タイミング制御回路を介して前記交
   流電源に入力側を接続され、出力側を前記昇圧用変圧器
   の一次巻線の巻数比の小なる第一のタップに接続された
   第一のサイリスタ回路と、該第一のサイリスタ回路と前
   記タイミング制御回路に接続された第一のトリガ回路と
   により成り、出力波形の点弧角を制御する第一の位相制
   御手段と、前記タイミング制御回路を介して前記交流電
   源に入力側を接続され、出力側を前記昇圧用変圧器の一
   次巻線の巻数比の大なる第二のタップに接続された第二
   のサイリスタ回路と、該第二のサイリスタ回路と前記タ
   イミング制御回路に接続された第二のトリガ回路とによ
   り成り、出力波形の点弧角を制御する第二の位相制御手
   段と、前記両者の位相制御手段を交互に独立に作動させ
   るタイミング制御手段と、を備え、前記二次巻線に接続
   された整流器が１ケであることを特徴とする電気集塵装
   置用電源回路。
2. （２）前記第一の位相制御手段の作動により得られる直
   流高電圧は、放電電極と集塵電極との間でのコロナ開始
   電圧未満であり、前記第二の位相制御手段の作動により
   得られる直流高電圧は該コロナ開始電圧以上である特許
   請求の範囲第１項に記載の電気集塵装置用電源回路。