JPS629672A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JPS629672A
JPS629672A JP60148174A JP14817485A JPS629672A JP S629672 A JPS629672 A JP S629672A JP 60148174 A JP60148174 A JP 60148174A JP 14817485 A JP14817485 A JP 14817485A JP S629672 A JPS629672 A JP S629672A
Authority
JP
Japan
Prior art keywords
polymer
film
layer
semiconductor device
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60148174A
Other languages
Japanese (ja)
Inventor
Shunsuke Kobayashi
駿介 小林
Yasuharu Tanaka
康晴 田中
Yasukatsu Hirai
平井 保功
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TOKYO NOUKOU UNIV
Original Assignee
TOKYO NOUKOU UNIV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TOKYO NOUKOU UNIV filed Critical TOKYO NOUKOU UNIV
Priority to JP60148174A priority Critical patent/JPS629672A/en
Publication of JPS629672A publication Critical patent/JPS629672A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、ガラス板、高分子フィルム等の絶縁材基板上
に形成した電界効果トランジスタ等の半導体素子および
その製造方法に関し、特に、可撓性の高分子フィルムを
基板にした半導体素子を構成する絶縁材層が高分子フィ
ルム基板に剥離することなく確実に被着し得るようにし
たものである。
Detailed Description of the Invention (Field of Industrial Application) The present invention relates to a semiconductor device such as a field effect transistor formed on an insulating substrate such as a glass plate or a polymer film, and a method for manufacturing the same. The insulating material layer constituting a semiconductor element using a polymer film as a substrate can be reliably adhered to the polymer film substrate without peeling.

(従来の技術) この種の半導体素子、すなわち、絶縁材基板に直接に被
着した絶縁材層を構成要素とする絶縁ゲー)を界効果ト
ランジスタ等の半導体素子においては、従来、溶融水晶
あるいは硝子等の耐熱性絶縁材基板に直接に被着した金
属酸化物被膜をゲート絶縁層等の絶縁性構成要素として
いた。
(Prior Art) In semiconductor devices such as field effect transistors, this type of semiconductor device (i.e., an insulating game whose constituent element is an insulating material layer directly adhered to an insulating material substrate) has conventionally been made using fused quartz or glass. A metal oxide film deposited directly on a heat-resistant insulating material substrate such as the above was used as an insulating component such as a gate insulating layer.

−万、フラット液晶ディスプレイパネル駆動用などとし
て可撓性の高分子フィルム上に電界効果トランジスタ等
のこの種の半導体素子を被着形成することが近来要望さ
れて米ている。
- Recently, there has been a demand for forming semiconductor elements of this type, such as field effect transistors, on flexible polymer films for use in driving flat liquid crystal display panels.

(発明が解決しようとする問題点) しかしながら、高分子フィルムを基板にしてその上に従
来どおりEここの糧の半導体素子、例えば電界効果トラ
ンジスタを被着形成しようとすると。
(Problems to be Solved by the Invention) However, if a polymer film is used as a substrate and a semiconductor element, such as a field effect transistor, is deposited thereon in the conventional manner.

絶縁性構成要素としてその高分子フィルム基板に被着さ
せた金属酸化物層が剥離し易く、あるいは、ピンホール
が生じ易いために、安定確実に使用し・得る電界効果ト
ランジスタ等を形成するのが極めて困難であった。
Because the metal oxide layer deposited on the polymer film substrate as an insulating component tends to peel off or form pinholes, it is difficult to form field effect transistors that can be used and obtained stably and reliably. It was extremely difficult.

(問題点を解決するための手段) 本発明は、高分子フィルムを基板として電界効果トラン
ジスタ等の半導体素子を製作する場合に3ける上述した
問題点を解決するために、電界効果トランジスタのゲー
ト絶縁層など高分子フィルム基板に直接に被着丁べき構
成要素の絶縁材層自体を高分子フィルム基板に対して親
和性のある同質のポリマによって得成し、高分子フィル
ム全基゛板にして電界効果トランジスタ等の半導体素子
を製作する際に、ゲート絶縁層等の絶縁材要素を構成す
るポリマをプラズマ重合により形成するようにしたもの
である。
(Means for Solving the Problems) In order to solve the above-mentioned problems in 3 when manufacturing semiconductor devices such as field effect transistors using a polymer film as a substrate, the present invention provides gate insulation of field effect transistors. The insulating material layer itself, which is a component to be adhered directly to the polymer film substrate such as a layer, is made of a homogeneous polymer that has an affinity for the polymer film substrate, and the electric field is applied to the entire polymer film substrate. When manufacturing a semiconductor element such as an effect transistor, a polymer constituting an insulating material element such as a gate insulating layer is formed by plasma polymerization.

(作用〕 すなわち、例えば、従来の絶縁ゲート電界効果トランジ
スタのゲート絶縁膜は金属の熱酸化、陽極酸化、あるい
は、酸化物そのものの薄膜化によって形成していたので
、高分子フィルムを基板とした場合には、形成中の金属
酸化膜が高分子フイ・ルム基板から剥離し、あるいは、
金属酸化膜にピンホールが生ずるなどにより、電界効果
トランジスタを製作し得なかったが、ゲート絶縁膜自体
をも高分子フィルム基板と同質のポリマにして′、電界
効果トランジスタ製作中にプラズマ重合により形成する
ことにより、高分子フィルム基板に安定確実に被着した
ゲート絶縁膜が得られ、可撓性絶縁材基板上に良質の電
界効果トランジスタなど所要の半導体素子を製作するこ
とが可能となる。
(Function) For example, the gate insulating film of conventional insulated gate field effect transistors was formed by thermal oxidation of metal, anodic oxidation, or thinning of the oxide itself. The metal oxide film being formed may peel off from the polymer film substrate, or
Although it was not possible to fabricate a field effect transistor due to pinholes appearing in the metal oxide film, the gate insulating film itself was made of the same polymer as the polymer film substrate, and was formed by plasma polymerization during the fabrication of the field effect transistor. By doing so, it is possible to obtain a gate insulating film that is stably and reliably adhered to a polymer film substrate, and it becomes possible to manufacture required semiconductor elements such as high-quality field effect transistors on a flexible insulating material substrate.

(実施例) 以下に図面を参照して実施例につき本発明の詳細な説明
する。
(Example) The present invention will be described in detail below with reference to the drawings.

本発明の実施例として、第1図に示す構成の電界効果ト
ランジスタt−g作したが、その製作に当っては、まず
、従来慣用の硝子基板上にポリマをゲート絶縁膜とした
電界効果トランジスタを製作して、ゲート絶縁膜をポリ
マとした電界効果トランジスタの製作方法および性能を
確認したうえで、所要の高分子フィルムを基板とした薄
膜電界効果トランジスタを硝子基板を用いたときと同様
の方法により製作することにより、ポリマをゲート絶縁
膜とした電界効果トランジスタ自体の性能の点とポリマ
ゲート絶縁膜と高分子フィルム基板との親和性の点とを
分離して確認した。
As an example of the present invention, a field effect transistor t-g having the configuration shown in FIG. 1 was manufactured. After confirming the manufacturing method and performance of a field effect transistor using a polymer as the gate insulating film, we fabricated a thin film field effect transistor using the desired polymer film as a substrate using the same method as when using a glass substrate. The performance of the field effect transistor itself using a polymer gate insulating film and the compatibility between the polymer gate insulating film and the polymer film substrate were confirmed separately.

すなわち、本発明による電界効果トランジスタは、第1
図(a) 、 (b)に示すように、基板S上Gこゲー
ト電極lを被着形成し、そのゲート電極1を覆って基板
S上にポリマ絶縁膜2′jk被着形成し、そのポリマ絶
縁膜2上にゲート電極1の部分を空けてソース電極8お
よびドレイン電極41!″被着形成し、それらの電極8
.4とゲート電極1の部分のポリマ絶縁膜2とにそれぞ
れ接してゲート電極1との間にポリマ絶縁膜2t−挾ん
だ形態に半導体膜5を被着形成して構成する。
That is, the field effect transistor according to the present invention has a first
As shown in Figures (a) and (b), a gate electrode 1 is deposited on a substrate S, and a polymer insulating film 2'jk is deposited on the substrate S covering the gate electrode 1. A portion of the gate electrode 1 is left open on the polymer insulating film 2, and a source electrode 8 and a drain electrode 41 are formed! ″The electrodes 8 are deposited and formed.
.. 4 and the polymer insulating film 2 of the gate electrode 1 portion, and the semiconductor film 5 is formed in such a manner that the polymer insulating film 2t is sandwiched between the gate electrode 1 and the polymer insulating film 2t.

かかる構成による電界効果トランジスタの裏作に当って
は、ポリマ・ゲート絶縁膜2を除く各構成要素1,8,
4.5を真空蒸着によって裏作し、ポリマ・ゲート絶縁
膜2はプラズマ重合によって製作する。すなわち、まず
、ゲート電極】として基板S上に金を真空蒸着し、その
ゲート電極1金覆って基板S上にゲート絶R膜2として
アセトニトリル、ベンゼン等のモノマをプラズマ重合し
たポリマを生成させる0このプラズマ重合は、反応容器
内を真空にして、例えばアセトニトリルのモノマガスを
その反応容器内tこ導入し、平行平板容量結合方式によ
る高周波電界を印加して反応容器内にプラズマを発生さ
せることによりモノマを重合させて行なった。その後に
、ソース電極8およびドレイン電極4七して、半導体膜
5とする半導体テルルに対して良好なオーミック接触が
得られる金属ニッケルを真空蒸着によって被着形成し、
最後に、電極8,4とゲート絶縁膜2とIこ共通lこ接
触するようにして半導体テルルを蒸着して半導体膜5を
形成した。
In the production of a field effect transistor with such a configuration, each component 1, 8, except the polymer gate insulating film 2 is
4.5 is fabricated by vacuum evaporation, and the polymer gate insulating film 2 is fabricated by plasma polymerization. That is, first, gold is vacuum-deposited on a substrate S as a gate electrode, and a polymer obtained by plasma polymerizing monomers such as acetonitrile and benzene is produced on the substrate S as a gate insulation film 2, covering the gate electrode 1 with gold. This plasma polymerization is carried out by creating a vacuum in the reaction vessel, introducing a monomer gas such as acetonitrile into the reaction vessel, and generating plasma in the reaction vessel by applying a high-frequency electric field using a parallel plate capacitive coupling method. was polymerized. Thereafter, metal nickel is deposited as the source electrode 8 and the drain electrode 47 by vacuum evaporation so that good ohmic contact can be obtained with the semiconductor tellurium which is the semiconductor film 5,
Finally, a semiconductor film 5 was formed by depositing semiconductor tellurium so that the electrodes 8 and 4 were in common contact with the gate insulating film 2.

上述のようにして、高分子フィルム基板上にアセトニト
リルのプラズマ重合1こよシ形成したゲート絶縁膜を用
いて裏作し次薄膜電界効果トランジスタは、第2図に示
すように艮好な出力特性を呈している。なお、絶縁ゲー
ト電界効果トランジスタのかかる出力特性はつぎのよう
なワイマー(P。
As described above, a thin film field effect transistor fabricated using a gate insulating film formed by plasma polymerization of acetonitrile on a polymer film substrate exhibits excellent output characteristics as shown in Figure 2. ing. The output characteristics of an insulated gate field effect transistor are expressed by Weimer (P) as follows.

・K、 Weimer )の理論式によって示される。・K, Weimer)'s theoretical formula.

すなわち、電界効果トランジスタのドレイン電流よりは
、ドレイン電圧VDおよびゲート電圧VGに対してつぎ
の関係を有する。
That is, the drain current of the field effect transistor has the following relationship with the drain voltage VD and the gate voltage VG.

九だし、Vp ((VG  VT)  、  Vo> 
VTここで、Lはチャネル長、Wはチャネル幅、μはキ
ャリアの電界効果移動度、C工は単位面積当シのゲート
容量であり、vTはしきい値電圧であって、半導体膜の
膜圧th、半導体膜内の初期電荷密度をnoとすると、 ・によって与えられる。なお、qは電子の電荷である。
Nine, Vp ((VG VT), Vo>
VT Here, L is the channel length, W is the channel width, μ is the carrier field effect mobility, C is the gate capacitance per unit area, and vT is the threshold voltage of the semiconductor film. When the pressure th and the initial charge density in the semiconductor film are no, it is given by: . Note that q is the charge of the electron.

以上のように電界効果トランジスタのドレイン電流は、
ドレイン電圧およびゲート電圧を与えることによって制
御することができる。
As mentioned above, the drain current of a field effect transistor is
It can be controlled by applying drain voltage and gate voltage.

なお、第1図示の構成例fこおいては、絶縁材基板S上
に被着形成したゲート電極1を覆ってポリマ絶縁膜2を
絶縁付基板S上lこ被着形成し、そのポリマ絶縁[2上
にゲート電極1の部分を空けてソース電極83よびドレ
イン電極4を被着形成し九が、本発明をこよる電界効果
トランジスタはこの例に限ることな(、つぎのように構
成することもできる。
In the configuration example F shown in the first figure, a polymer insulating film 2 is deposited on an insulating substrate S to cover a gate electrode 1 deposited on an insulating material substrate S, and the polymer insulating film 2 is deposited on an insulating substrate S. [A field effect transistor according to the present invention is not limited to this example, but a field effect transistor according to the present invention may be constructed as follows. You can also do that.

すなわち、ゲート電極1t−覆って絶縁材基板S上に被
着形成したポリマ絶縁膜2t″パターニングによりゲー
ト電極1に接した部分のみを残して除去し、その除去に
よって露出した絶縁材基板S上に、ゲート電極1を覆っ
て端部が絶縁物基板Sに接した形態のポリマ絶縁膜2′
t″一部覆うようにしてソース電極3およびドレイン電
極4をそれぞれ・被着形成し、それらの電極8,4およ
び中間に露出したポリマ絶産膜2#こ共通に接するよう
にして半導体層5t−被着形成することにより、ソース
電極°8とドレイン電極4とを接続する半導体層5にポ
リマ絶縁膜2を介してゲート電極1が対向した形態の絶
縁ゲート電界効果トランジスタを構成するこaができる
That is, the polymer insulating film 2t formed on the insulating material substrate S covering the gate electrode 1t is removed by patterning, leaving only the portion in contact with the gate electrode 1, and the polymer insulating film 2t is deposited on the insulating material substrate S exposed by the removal. , a polymer insulating film 2' covering the gate electrode 1 and having an end in contact with the insulating substrate S.
A source electrode 3 and a drain electrode 4 are respectively deposited so as to partially cover the electrodes 8 and 4, and a semiconductor layer 5t is placed in common contact with the electrodes 8, 4 and the polymer film 2 exposed in the middle. - By depositing, it is possible to construct an insulated gate field effect transistor in which the gate electrode 1 is opposed to the semiconductor layer 5 connecting the source electrode 8 and the drain electrode 4 with the polymer insulating film 2 interposed therebetween. can.

さらに、本発明半導体素子は、上述した電界効果トラン
ジスタの例1こ限るこさなく、上述した電界効果トラン
ジスタの例と同様に、ポリマ薄膜等の可撓性絶縁材基板
上に被着形成した電極を覆ってその絶縁材基板上に被着
したポリマ絶縁膜上に他の電極を被着形成した金属−絶
縁物−金属(MIM)ダイオード、あるいは、そのポリ
マ絶縁膜上【こ半導体層を被着形成した金属−絶縁物一
半導体(MIS )’ダイオード等、ポリマ絶縁膜ft
構成要素とした他の半導体素子も、上述し次と同様に安
定確実番こ裏作することができる。
Further, the semiconductor device of the present invention includes electrodes formed on a flexible insulating material substrate such as a thin polymer film, in the same manner as in the field effect transistor example 1 described above. A metal-insulator-metal (MIM) diode in which another electrode is deposited on a polymer insulating film overlying the insulating material substrate, or a semiconductor layer is deposited on the polymer insulating film. Metal-insulator-semiconductor (MIS) diodes, polymer insulating films ft
Other semiconductor elements used as constituent elements can also be manufactured reliably in the same manner as described above.

(発明の効果) 以上の説明から明らかなように、本発明により、例えば
電界効果トランジスタのゲート絶縁膜として用いるプラ
ズマ重合ポリマ薄膜は、一般に、高密度に架橋し次組目
構造を有し、化学的および機械的に安定であって、ピン
ホールがほとんど生じないのがその長所であシ、ま九、
基板とする高分子フィルムに対して良好な被着性を有し
ており。
(Effects of the Invention) As is clear from the above description, according to the present invention, plasma-polymerized polymer thin films used, for example, as gate insulating films of field-effect transistors, generally have a highly cross-linked, next-cell structure, and are chemically Its advantage is that it is physically and mechanically stable, and almost no pinholes occur.
It has good adhesion to the polymer film used as the substrate.

L 7’Cカって、プラズマ重合ポリマ薄膜を絶縁材基
板に少なくともその一部を被着させるべき絶縁膜を構成
要素とする電界効果トランジスタ等の半導体素子を高分
子フィルム基板に対しても安定確実に製作することがで
きる。
L7'C means that a semiconductor device such as a field effect transistor, which has an insulating film as a constituent element, is made by depositing at least a portion of a plasma-polymerized polymer thin film on an insulating material substrate, even on a polymer film substrate. It can be manufactured reliably.

かかる高分子フィルムからなる可撓性基板上に形成した
電界効果トランジスタは、例えば、アクティブマトリッ
クス駆動方式フラット液晶ディスプレイパネルにおける
表示素子のスイッチングに用いるに好適である。すなわ
ち、高分子フィルム上に表示素子をマトリックス配置す
ることによって明るさ8よび視角依存性について優れた
特性を呈する高分子フィルムjR液晶ディスプレイパネ
ルに対し、各画素毎の表示素子にそれぞれスイッチ・ン
グ素子を対応させて駆動するアクティブマトリックス駆
動方式を適用することが、上述のようにポリマ絶縁膜上
構成要素とすることによって実現可能となり、一層高解
像度および高コントラストにした液晶ディスプレイパネ
ルが得られる、という格別の効果が本発明によって得ら
れる。
A field effect transistor formed on a flexible substrate made of such a polymer film is suitable for use, for example, in switching display elements in an active matrix drive type flat liquid crystal display panel. That is, in contrast to the polymer film jR liquid crystal display panel, which exhibits excellent characteristics in terms of brightness and viewing angle dependence by arranging display elements in a matrix on a polymer film, a switching element is provided for each display element for each pixel. It is possible to apply an active matrix drive method that drives the elements in a corresponding manner by using components on a polymer insulating film as described above, and it is possible to obtain a liquid crystal display panel with even higher resolution and higher contrast. Particular advantages are obtained with the invention.

表口面の簡単な説明 第1図(揚8よびΦ)は本発明による電界効果トランジ
スタの構成例をそれぞれ示す側断面図および上面図、 第2図は同じ(その電界効果トランジスタの出力特性の
例を示す特性曲線図である。
Brief explanation of the front surface Figure 1 (8 and Φ) is a side sectional view and a top view showing an example of the configuration of a field effect transistor according to the present invention, respectively. Figure 2 is the same (the output characteristics of the field effect transistor). FIG. 3 is a characteristic curve diagram showing an example.

S・・・絶縁材基板 1・・・ゲート電極    2・・・ゲート絶縁膜a・
・・ソース電極    4・・・ドレイン電極5・・・
半導体層 第2図 ドレイン電圧 VO(V)
S... Insulating material substrate 1... Gate electrode 2... Gate insulating film a.
...Source electrode 4...Drain electrode 5...
Semiconductor layer Figure 2 Drain voltage VO (V)

Claims (1)

【特許請求の範囲】 1、絶縁材基層に被着したポリマ薄膜よりなる絶縁層を
有することを特徴とする半導体素子。 2、前記絶縁材基層がポリマ薄膜よりなることを特徴と
する特許請求の範囲第1項記載の半導体素子。 3、前記絶縁層をゲート絶縁層として電界効果トランジ
スタを構成したことを特徴とする特許請求の範囲第1項
または第2項記載の半導体素子。 4、半導体素子が有する絶縁層とするポリマ薄膜をプラ
ズマ重合により絶縁材基層に被着して形成することを特
徴とする半導体素子製造方法。 5、前記絶縁材基層をポリマ薄膜により形成したことを
特徴とする特許請求の範囲第4項記載の半導体素子製造
方法。 6、前記絶縁層をゲート絶縁層として電界効果トランジ
スタを形成することを特徴とする特許請求の範囲第4項
または第5項記載の半導体素子製造方法。 7、絶縁材基層上にゲート電極用導電体を形成し、その
ゲート電極用導電体を覆つて前記絶縁材基層にプラズマ
重合によりゲート絶縁層用ポリマ薄膜を被着して形成し
、そのゲート絶縁層用ポリマ薄膜上もしくは前記絶縁材
基層上にドレイン電極用およびソース電極用の導電体層
を被着形成し、それらの導電体層および前記ゲート絶縁
層用ポリマ薄膜にそれぞれ接する半導体層を形成するこ
とを特徴とする特許請求の範囲第6項記載の半導体素子
製造方法。
[Scope of Claims] 1. A semiconductor device comprising an insulating layer made of a thin polymer film deposited on an insulating base layer. 2. The semiconductor device according to claim 1, wherein the insulating material base layer is made of a polymer thin film. 3. The semiconductor device according to claim 1 or 2, wherein a field effect transistor is constructed using the insulating layer as a gate insulating layer. 4. A method for manufacturing a semiconductor device, which comprises forming a thin polymer film as an insulating layer of the semiconductor device by depositing it on an insulating material base layer by plasma polymerization. 5. The method of manufacturing a semiconductor device according to claim 4, wherein the insulating material base layer is formed of a polymer thin film. 6. The method of manufacturing a semiconductor device according to claim 4 or 5, wherein a field effect transistor is formed using the insulating layer as a gate insulating layer. 7. Form a conductor for a gate electrode on the insulating material base layer, cover the conductor for the gate electrode by depositing a polymer thin film for the gate insulating layer on the insulating material base layer by plasma polymerization, and form the gate insulating material. A conductor layer for a drain electrode and a source electrode is deposited on the polymer thin film for the layer or on the insulating material base layer, and a semiconductor layer is formed in contact with these conductor layers and the polymer thin film for the gate insulating layer, respectively. A semiconductor device manufacturing method according to claim 6, characterized in that:
JP60148174A 1985-07-08 1985-07-08 Semiconductor device and manufacture thereof Pending JPS629672A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60148174A JPS629672A (en) 1985-07-08 1985-07-08 Semiconductor device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60148174A JPS629672A (en) 1985-07-08 1985-07-08 Semiconductor device and manufacture thereof

Publications (1)

Publication Number Publication Date
JPS629672A true JPS629672A (en) 1987-01-17

Family

ID=15446901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60148174A Pending JPS629672A (en) 1985-07-08 1985-07-08 Semiconductor device and manufacture thereof

Country Status (1)

Country Link
JP (1) JPS629672A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5118484A (en) * 1974-06-21 1976-02-14 Westinghouse Electric Corp

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5118484A (en) * 1974-06-21 1976-02-14 Westinghouse Electric Corp

Similar Documents

Publication Publication Date Title
JPH03264931A (en) Manufacture of liquid crystal display
JPH01217325A (en) Liquid crystal display device
JPS61230186A (en) Assembly for non-linear type control element for flat electrooptic display screen flat screen therefor
JP2977858B2 (en) Method of manufacturing MIM device and liquid crystal display device including the device
GB2065368A (en) Thin film transistors
JPH04257826A (en) Manufacture of active matrix substrate
JPH0244317A (en) Liquid crystal display device with auxiliary capacity
JPS629672A (en) Semiconductor device and manufacture thereof
JPS60177676A (en) Thin film transistor element and its manufacturing method
JPH0580651B2 (en)
JPH03185840A (en) Thin film transistor
JPS598376A (en) Transistor manufacturing method
JPS62138834A (en) Active matrix liquid crystal display device
JPS6312173A (en) Insulated gate field effect transistor
JPS5922361A (en) Semiconductor device
JPH06163901A (en) Thin film transistor
JPH0653506A (en) Thin film transistor
JPS62124530A (en) Liquid crystal display element
JP2695635B2 (en) Liquid crystal display
JPH03246949A (en) Thin film transistor and its manufacturing method
JPS63216378A (en) Thin film transistor
JPS6190193A (en) Active matrix liquid crystal display unit
JPH0430475A (en) Thin film transistor array substrate
JPH10223943A (en) Thin-film two-terminal element, method for manufacturing the same, and liquid crystal display
JPS58199323A (en) Matrix display panel