JPS6297073A - 画像表示装置のメモリアドレス変換方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 画像表示装置のメモリアドレス変換方式であって、アド
レスカウンタの出力（表示メモリのアドレス）をビット
処理手段を有するメモリアドレス変換部によって画像メ
モリアドレスに変換し、画像メモリの内容を簡易な回路
構成でアクセスして、しかも各種の表示表現を可能にす
る。

〔産業上の利用分野〕

本発明は、画像表示装置の画像メモリの内容を表示する
ため、アドレスカウンタの出力を画像メモリのアドレス
に変換する方式に関するものである。

画像表示装置でディスプレイ表示する画像は、画像メモ
リにディジタルデータとして格納してあって、表示する
内容のデータがディスプレイ画面の画素に対応した表示
メモリ（リフレッシュメモリ）に転送され、ディスプレ
イ表示される。

しかしながら、通常画像メモリは表示メモリより大きな
メモリ容量をもち、多くの画像情報を記憶している。

従って、ディスプレイ表示するために、画像メモリの１
部を表示メモリに転送するためには、表示メモリのアド
レスから対応する画像メモリのアドレスに変換して画像
メモリをアクセスする。

表示メモリはディスプレイの１表示画面分のメモリ容量
をもち、メモリ内容がそのまま表示される。

そのため画像メモリの内容を一部表示するセグメント表
示、−行飛ばしで表示するインクレース表示、画面の１
部を拡大する拡大表示、および両画像をずらせて表示す
るスクロール表示の機能を実行する場合は、表示メモリ
のアドレスにアドレス操作、即ち、それらの機能を含ん
だアドレス変換を行ったアドレスで画像メモリのデータ
をアクセスする。

また、変化する画像を表示するためには、迅速なアドレ
ス変換によって、画像メモリから迅速に表示内容の転送
を行うことが必要である。

そのために、簡易な回路構成によってメモリのアドレス
変換を行うことができる方式が要望されている。

〔従来の技術〕

第１２図は従来の画像表示装置のメモリアドレス変換方
式を示す。

従来の画像表示装置のアドレス変換は、画像メモリ１の
１行分のラインカウンタ２を用いて行単位で行われてい
る。

即ち、１画面分のディスプレイ表示を行う場合、最初に
ラインカウンタ２をリセットした後、計数を始め、計数
始点からの計数値が表示メモリ３の１行分に達すると、
ディスプレイ４にその１行のデータの表示を行い、次い
でラインカウンタ２をリセットして、画像メモリ１の１
行分の値をオフセット値としてラインカウンタ２に加算
器５で加算した上、次行の計数を始める。

また、スクロールを行う場合には、１画面の表示の最初
のリセット時に、スクロール分の値をオフセントとして
加算する必要がある。

上記各回路の制御は、例えばマイクロコンピュータで構
成された制御部１０が行う。

〔発明が解決しようとする問題点〕

この従来の方式では、画像メモリ１の１行分のラインカ
ウンタ２を設け、系の動作はすべて制御部１０が介在し
て行われる。

例えばラインカウンタ２のカウントアツプも制御部１０
の指示が必要である。

従って、表示機能を充実しようとすれば、それだけ複雑
な制御を必要とし、迅速な画像表示を行うことかできな
くなる。

即ち、画像メモリの１部を表示するセグメント表示だけ
でなく、その他の表示機能を付加しようとすれば、アド
レス変換操作のために更に多くのの時間を必要とし、制
御は複雑となる。

本発明はこのような点に鑑みて創作されたもので、簡単
な制御と回路構成によって、画像表示のための各種の表
示機能を実現することができる画像表示装置のアドレス
変換方式を提供することを目的としている。

［問題点を解決するための手段〕 第１図は本発明の画像表示装置のメモリアドレス変換方
式の実施例のブロック図、 第２図はそのメモリアドレス変換部を示す。

１は画像メモリ、３゛は表示メモリで、６はアドレス力
うンタで、表示メモリ３”のアドレスの最大値と同じ最
大値を持つ。

７はアドレスメモリ変換部で、入力レジスタ７０、アド
レスコード変換のためのビット処理を行うビット値設定
部７１、シフト処理部７２、加算処理部７３、オフセッ
トレジスタ７４と、これらビット操作手段を選択的に用
いて各種の表示機能を実現する処理制御部７５と、表示
モードを指示するモード指示部７６、出力レジスタ７７
とからなり、６０は表示メモリアドレス、８０は画像メ
モリアドレスである。

アドレスカウンタ６の出力値が表示メモリアドレス６０
を指示し、メモリアドレス変換部７を介して画像メモリ
アドレス８０を指示するよう回路構成されている。

〔作用〕

アドレスカウンタ６の値が表示メモリアドレス６０とし
て出力され、表示メモリ３′のアドレスを指示し、一方
、同じカウンタ値がメモリアドレス変換部７に出力され
る。

このメモリアドレス変換部７は、モード指示部７６の指
示に基づいて、第３図に示すように選択的にビット処理
各部を選択して表示モードのアドレスに変換し、画像メ
モリアドレス８０として出力する。

従って、アドレスカウンタ６の値の出力によって、表示
メモリアドレス６０と画像メモリアドレス８０が指示さ
れ、その画像メモリ１のアドレスのデータが読み出され
て、表示メモリ３゛のアドレスに対応するディスプレイ
４の画面上に表示される。

従って、アドレスカウンタ６が順次カウントアツプする
にともなって、画像メモリｌのデータが対応するアドレ
スの表示メモリ３′に読み出され、ディスプレイ４の画
面上に表示されることになる。

〔実施例〕

以下、図面を参照して本発明の画像表示装置のメモリア
ドレス変換方式を詳細に説明する。

第１図は本発明の実施例のブロック図、第２図はメモリ
アドレス変換部のブロック図、第３図は表示モードと処
理手段関係説明図、第４図はメモリアドレス変換フロー
チャート図である。

本発明の画像表示装置のメモリアドレス変換方式の説明
の理解を容易にするために、画像表示装置の表示メモリ
３゛が５１２Ｘ５１２個の画素データを格納し画像メモ
リ１が１０２４Ｘ１０２４個の画素データを格納する場
合を説明する。

画素毎にアドレスが割付けられ、第５図はそれぞれのメ
モリのアドレス割付けを示すビットマツプである。

図では４バイトを１単位とした１６進コードでアドレス
を表現している。

即ち、表示メモリ３”の第１行のアドレスは、ｒｏ　Ｏ
０００ＪからｒｏｏＩＦＦＪ、第５１２行はｒ３ＦＥＯ
ＯＪからｒ３ＦＦＦＦＪである。

また画像メモリ１は５１２Ｘ５１２ビツトの４つのセグ
メント■、■、■、■に分けられる。

更に、第６図に各セグメントを格納する表示メモリ３°
のアドレスと画像メモリ１のアドレスの行単位対応を示
す。

即ち、画像メモリ１のアドレスｒｏ　００００Ｊ〜ｒｏ
０１ＦＦＪとセグメント■を表示する表示メモリ３′の
アドレスｒｏ　００００Ｊ〜「００１ＦＦＪが対応する
。

また画像メモリ１のアドレスｒｏ　Ｏ２００Ｊ〜ｒ００
３ＦＦＪとセグメント■を表示する表示メモリ３゛のア
ドレスｒｏ　ＯＯ００Ｊ〜ｒｏｏＩＦＦ」が対応する。

表示メモリ３′の最終行ｒ３ＦＥＯＯＪ〜「３ＦＦＦＦ
Ｊはセグメント■の表示メモリ３°は画像メモリ１のｒ
７ＦｃＯＯＪ〜ｒ７ＦＤＦＦＪに、セグメント■の表示
メモリ３゛はｒ７ＦＥＯＯＪ〜ｒ７ＦＦＦＦＪに対応す
る。

同様にセグメント■、■を表示する表示メモリ３゛は、
画像メモリ１のｒ８００００Ｊ〜ｒＦＦＦＦＦＪで上記
と同様な対応をする。

次に各種の表示機能、即ち指示されたモードに対するア
ドレス変換動作を説明する。

（１）セグメントモード（第７図） アドレスカウンタ６の出力値は、メモリアドレス変換部
７の入力レジスタ７０に入力しく第７（ａ）図）、モー
ド指示部７６がこの場合、セグメントモードを選択して
いて、出力レジスタ７７はビット値設定部７１でビット
９．１９は「０」が指定され、入力レジスタ７０のビッ
トＯ〜８は出力レジスタ７７のビット０〜８に転送され
、シフト処理部７２によって入力レジスタ７０のビット
９〜１７は出力レジスタ７７のビット１０〜１８にシフ
トして転送される（第７（ｂ）図）。

このようにして作成された２０ビツトのアドレスが画像
メモリアドレス８０として出力レジスタ７７から出力さ
れることになる。

セグメント■、■、■の表示の場合は、ビットの初期設
定でビット値指定部２４によって、それぞれビット９は
ｒｌＪ、ｒＯＪ、ｒｌＪにビット１９はｒＯＪ、ｒｌＪ
、ｒｌＪに設定され、セグメント■と同様入力レジスタ
７０のビットＯ〜８゜ビット８〜１７は、それぞれ入力
レジスタ７７のビットＯ〜８．ビット１０〜１８に転送
される。

（２）インクレースモード（第８図） 画像メモリ１の行を１行ずつ飛び越して表示するインク
レースモードの場合、処理制御部７５はビット値選定部
７１、シフト処理部７２を選択して、出力レジスタ７７
のビット９，１９に、表示するセグメントによるビット
を前記セグメントモードの時と同様に設定し、ビットＯ
〜８はそのままコード間転送、ビット９〜１６をビット
１１〜１８へ転送、ビット１７をビット１０へ転送する
（第８（ａ）図は入力レジスタコード、第８（ｂ）、　
（Ｃ１゜ｆｄ）、　（ｅ）図はセグメント■、■、■を
変換する出力レジスタコード）。

（３）スクロールモード（第９図） 表示に際して、ずれた位置で表示するスクロールモード
では、オフセットレジスタ７４に格納されている内容を
行スクロールモードならオフセントレジスタ７４の上位
ｌＯビットにスクロール量を指示しておき、出力レジス
タ７７の上位１０ビツトに加算することによって、行の
位置ずれたスクロール画面が得られる（第１１　（イ）
図）。

また、下位１０ビツトに格納されていたオフセントレジ
スタ７４の内容を出力レジスタ７７の下位１０ビツトに
加算することによって、列スクロールが得られる（第１
１Ｃ口）図）。

このように、オフセットレジスタ７４は、２０ビツトの
レジスタとして上位１０ビツトを行オフセット値、下位
１０ビツトに列オフセッ、ト値が格納され、スクロール
処理を行わない時はクリアしておかれる。

４）拡大モード（第１１図） 例えば、画像メモリ１のセグメント■のデータを拡大し
て表示する場合、入力レジスタ７ｏのビット１〜８をビ
ットＯ〜７に、ビット１０〜１７をビット９〜１６にシ
フトし、ビット８．１７を「０」指定することによって
２倍拡大モードとなる（第１１　（イ）図）。

なお、図（ａ）は入力レジスタコード、図（ｂ）は出力
レジスタコードである。

同様に、ビット７．８．１６．１７をｒＯＪ指定し、ビ
ット２〜８をビット０〜６に、ビット１１〜１７を９〜
１５にシフトすることによって・４倍拡大モードとなる
（第１１　（ロ）図）。

更に、ビット６〜８．１５〜１７を「０」指定し、ビッ
ト１２〜１７をピント９〜１４にシフトすることによっ
て、８倍拡大モードとなる（第１１　（ハ）図）。

上記したように、メモリアドレス変換部７の処理制御部
７５がモード指示部７６の内容に基づいて各ビット処理
部７１〜７３を選択し、データ処理機能のセグメント処
理、インクレース処理、スクロール処理、拡大処理の各
機能を構成し、第３図のフローチャートに従ってアドレ
スカウンタ６の出力を処理して画像メモリアドレス８０
に変換し、画像データを読み出す。

また、上記スクロールは画像メモリ全体でスクロールす
るものであるが、表示画面内（ビューポート内）でのス
クロール（内部スクロール）を行う場合は、第１０図に
示すように、上記１０ビツトを９ビツトとして付加すれ
ばよい。

そして、第４図のフローチャート図でＸ点に■−■の処
理を付加する。

〔発明の効果〕

以上述べてきたように、本発明によれば、極めて簡易な
回路構成でメモリアドレスを変換することができ、実用
的には極めて有用である。

【図面の簡単な説明】

第１図は本発明の画像表示装置のメモリアドレス変換方
式の実施例のブロック図、 第２図はメモリアドレス変換部ブロック図、第３図は表
示モードと処理手段関係説明図、第４図はメモリアドレ
ス変換フローチャート図、第５図はメモリアドレス割付
は図、 第６図は行単位のメモリアドレス対応説明図、第７図は
セグメントモード説明図、 第８図はインクレースモード説明図、 第９図はスクロールモード説明図（全体）、第１０図は
スクロールモード説明図（内部）第１１図は拡大モード
説明図、 第１２図は従来例のブロック図である。 図において、 ３′　は表示メモリ、 ６はアドレスカウンタ、 ７はメモリアドレス変換部、 ７１はビット値設定部、 ７２はシフト処理部、 ７３は加算処理部、 ７５は処理制御部、 ７６はモード指示部、 ６０は表示メモリアドレス、 ８０は画像メモリアドレスである。 メ１巳り７ドレス蓼乙手突者ｐ褐７−ｏワ７しり＠　２
　図 第１２図 表示ぞ一ト・・凱恕理予ｑ１如ｆ東設明図第３図 ＋０１ 木石９７ドル又−ｔ−突きフロー千τ−ト閏、こ≧イ＃
ノくεソ （ｂ） ７（＝すＹトーレ又字ｊイオ１ｊｃ；ＩＪｇＳ　　図 メ五すの行事５ｔｒｎ処・敲萌ｍ 第６図 第７５１ インタし一スモードｔ１呵凹 第８図 スフ０−ル七−闘客Ｘ朗図（円部） 詑友モード涙明図 第　１１　図

Claims (1)

1. 【特許請求の範囲】 表示メモリと少なくとも同じ大きさ以上の画像メモリを
   もつ画像表示装置において、 該表示メモリ（３’）の最大アドレスと同じ最大値を有
   するアドレスカウンタ（６）と、 複数のレジスタを有し、レジスタの所定ビットに所定値
   をセットするビット値設定手段（７１）と、レジスタの
   所定ビットを他のレジスタの所定ビットにシフトするシ
   フト処理手段（７２）と、レジスタの所定ビットに他の
   レジスタの内容を加算する加算処理手段（７３）と、モ
   ード指示部（７６）の指示によって前記手段を選択的に
   組み合わせる処理制御部（７５）とからなるメモリアド
   レス変換部（７）とを具備し、 前記アドレスカウンタ（６）の出力を表示メモリアドレ
   ス（６０）とするとともに、前記メモリアドレス変換部
   （７）に出力し、該メモリアドレス変換部（７）の出力
   を前記画像メモリアドレス（８０）とすることによって
   、前記アドレスカウンタ（６）の値を前記表示メモリア
   ドレス（６０）に対応する表示方式の制御をともなう画
   像メモリアドレス（８０）に変換することを特徴とする
   画像表示装置のメモリアドレス変換方式。