JPS6297086A - Ｉｃカ−ド - Google Patents
Ｉｃカ−ドInfo
- Publication number
- JPS6297086A JPS6297086A JP60237134A JP23713485A JPS6297086A JP S6297086 A JPS6297086 A JP S6297086A JP 60237134 A JP60237134 A JP 60237134A JP 23713485 A JP23713485 A JP 23713485A JP S6297086 A JPS6297086 A JP S6297086A
- Authority
- JP
- Japan
- Prior art keywords
- data
- card
- address
- line
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明はＩＣカードシステムに用いられるＩＣカード
に係シ、特にカード内部の記憶情報が不正に読出される
のを防止するようＫしたＩＣカードに関する。
に係シ、特にカード内部の記憶情報が不正に読出される
のを防止するようＫしたＩＣカードに関する。
近年、キャッシュレス時代と呼ばれており、クレジット
カード会社などにより発行されたカードを使用すること
により現金の取扱いをせずに商品の購入が可能になって
いる。
カード会社などにより発行されたカードを使用すること
により現金の取扱いをせずに商品の購入が可能になって
いる。
ところで、従来使用されているカードとじてはプラスチ
ックカード、エンボスカード、磁気ストライプカードな
どがあるが、これらカードは構造上為造が容易であるた
め不正使用が問題になっている。
ックカード、エンボスカード、磁気ストライプカードな
どがあるが、これらカードは構造上為造が容易であるた
め不正使用が問題になっている。
そこで、このような問題を解決するためカード内部に暗
証番号などを記憶したＩＣ回路を組込み、暗証番号が外
部から容易に読出せないようにした情報カード、所謂Ｉ
Ｃカードが考えられておｐ、このようなＩＣカードと端
末装置を組み合せたＩＣカードシステムが開発されてい
る。
証番号などを記憶したＩＣ回路を組込み、暗証番号が外
部から容易に読出せないようにした情報カード、所謂Ｉ
Ｃカードが考えられておｐ、このようなＩＣカードと端
末装置を組み合せたＩＣカードシステムが開発されてい
る。
従って、このようなＩＣカードシステムに用いられるｒ
ｃカードは性格上極めて高い信頼性が要求されることに
なり、このためカード内部に収容されるＩＣ回路につい
ては事前に厳しいチェックが行なわれている。
ｃカードは性格上極めて高い信頼性が要求されることに
なり、このためカード内部に収容されるＩＣ回路につい
ては事前に厳しいチェックが行なわれている。
しかして、従来この種のＩＣカードとして第４図に示す
ようにＣＰＵ １およびＥＥＰＲＯＭ ２を有するＩＣ
回路を用いたものがある。ここで、Ｉｌｏは入出力端子
、ＣＬＯＣＫはクロック端子、ＲＥＳＥＴはリセット端
子、ＶＣＣは電源端子、ＶＰＰはデータ書込み用電源端
子、ＧＮＤは接地端子である。
ようにＣＰＵ １およびＥＥＰＲＯＭ ２を有するＩＣ
回路を用いたものがある。ここで、Ｉｌｏは入出力端子
、ＣＬＯＣＫはクロック端子、ＲＥＳＥＴはリセット端
子、ＶＣＣは電源端子、ＶＰＰはデータ書込み用電源端
子、ＧＮＤは接地端子である。
ところが、このようなＩＣ回路では特にＥＥＰＲＯＭ２
をテストする場合、１ビン分しかない入出力端子Ｉ１０
を用いて各種のテストを実行するとなると時間が掛シす
ぎ極めて非能率的である。
をテストする場合、１ビン分しかない入出力端子Ｉ１０
を用いて各種のテストを実行するとなると時間が掛シす
ぎ極めて非能率的である。
そこで、従来ではＣＰＵ １とＥＥＰＲＯＭ ２の間の
８ビツトデータライン３およびアドレスライン４より夫
々データ用ノやラドＤ１〜Ｄｎおよびアドレス用ノ臂ツ
ドＡ１〜Ａｎを導出し、これらパッドＤ１〜Ｄｎ、Ａ１
−Ａｍにプローブを当てるのみで短時間にて各種のテス
トを行なうことが考えられている。
８ビツトデータライン３およびアドレスライン４より夫
々データ用ノやラドＤ１〜Ｄｎおよびアドレス用ノ臂ツ
ドＡ１〜Ａｎを導出し、これらパッドＤ１〜Ｄｎ、Ａ１
−Ａｍにプローブを当てるのみで短時間にて各種のテス
トを行なうことが考えられている。
ところが、このようなＩＣ回路は所定のテストが終了す
ると、入出力端子Ｉ１０、リセット端子ＲＥＳＥＴなど
実際に使用する各端子にはリードが接続されるが、デー
タ用パッドＤ１〜Ｄｎおよびアドレス用パッドＡ１〜Ａ
ｍはそのままにしてカード内に組込まれるようになる。
ると、入出力端子Ｉ１０、リセット端子ＲＥＳＥＴなど
実際に使用する各端子にはリードが接続されるが、デー
タ用パッドＤ１〜Ｄｎおよびアドレス用パッドＡ１〜Ａ
ｍはそのままにしてカード内に組込まれるようになる。
このため、実際にＩＣカードを使用する段になって、不
正にカード内部を開いてデータ用ノクッドＤ１〜Ｄｎ、
アドレス用パッドＡ１〜Ａｒｎを取シ出せば、これらパ
ッドにグローブを轟てるのみでＥＫＰＲＯＭ ２のデー
タを簡単に読出しできることにな５ ＩＣカードのセキ
ュリティ（安全性）を著しく低下させるおそれがあった
。
正にカード内部を開いてデータ用ノクッドＤ１〜Ｄｎ、
アドレス用パッドＡ１〜Ａｒｎを取シ出せば、これらパ
ッドにグローブを轟てるのみでＥＫＰＲＯＭ ２のデー
タを簡単に読出しできることにな５ ＩＣカードのセキ
ュリティ（安全性）を著しく低下させるおそれがあった
。
この発明は上記欠点を除去するためなされたもので、カ
ード内部に記憶された記憶情報の不正な読出しを確実に
防止でき、セキュリティの一層の向上を図り得るＩＣカ
ードを提供することを目的とする。
ード内部に記憶された記憶情報の不正な読出しを確実に
防止でき、セキュリティの一層の向上を図り得るＩＣカ
ードを提供することを目的とする。
この発明にかかるＩＣカードはテスト終了によりフラグ
がセットされる手段を設け、このフラグの内容によりテ
ストの際使用されたデータ用パッドを強制的に切り離す
ように構成したものである。
がセットされる手段を設け、このフラグの内容によりテ
ストの際使用されたデータ用パッドを強制的に切り離す
ように構成したものである。
また、この発明にかかるＩＣカードはテスト終了により
未使用特定アドレスが記憶される手段を設けるとともに
少なくともテストの際使用されるアドレス用パッドより
入力されるアドレスと上記特定アドレスとを比較する手
段を設け、この手段での比較一致をまってＩＣカード内
部の記憶手段の内容を強制的にクリアするように構成し
たものである。
未使用特定アドレスが記憶される手段を設けるとともに
少なくともテストの際使用されるアドレス用パッドより
入力されるアドレスと上記特定アドレスとを比較する手
段を設け、この手段での比較一致をまってＩＣカード内
部の記憶手段の内容を強制的にクリアするように構成し
たものである。
以下、この発・明の一実施例を図面に従い説明する。
第１図はＩＣカード１０の回路構成を示したものである
。
。
図において１１はシステムパスで、このパス１１には上
述したテストの際使用されるアドレス用・母ッド（図示
せず）を有するアドレスライン１１ノを接続している。
述したテストの際使用されるアドレス用・母ッド（図示
せず）を有するアドレスライン１１ノを接続している。
また、このパス１１にはデータＲＯＭ １２、アプリケ
ーションＲＯＭ１３１システムプログラムＲＯＭ １４
、ワーキン／” ＲＡＭ Ｚ ５、システムコントロ
ーラ１６、暗号解読用演算ユニット１２、リード・ライ
トコントローラ１８、入カパッファ１９を介した入力コ
ントローラ２０、出力バッ７ア２ノを介した出力コント
ローラ２２が夫々接続されている。
ーションＲＯＭ１３１システムプログラムＲＯＭ １４
、ワーキン／” ＲＡＭ Ｚ ５、システムコントロ
ーラ１６、暗号解読用演算ユニット１２、リード・ライ
トコントローラ１８、入カパッファ１９を介した入力コ
ントローラ２０、出力バッ７ア２ノを介した出力コント
ローラ２２が夫々接続されている。
また、入力コントローラ２０、および出力コントローラ
２２にはデータ入出力端子Ｉ１０が接続される。
２２にはデータ入出力端子Ｉ１０が接続される。
ここで、データＲＯＭ １２はＩＣカード１０自身に対
するあらゆる動作条件（データ書込み印加電圧およびそ
の電流許容値と最大印加電圧、゛最大データ伝送量、最
大応答待ち時間など）を記憶するもので、これらの条件
データはカード自身の内部イニシャルが終了すると、予
め定められた７オーマツトにのっとりアンサ・ツー・リ
セットデータ（Ａｎｓｗｅｒ Ｔｏ Ｒｅａｓｔ Ｄａ
ｔａ）としてターミナル側（図示せず）に送信されるよ
うになっている。アプリケーションＲＯＭ １３はこの
ＩＣカード１０が如何なる種類のものかを示すカード徨
別データｒＡＰＮＪ （Ａｐｐｌ １ｃａｔｉｏｎ 、
Ｎａｍｅ ）を記憶するもので、このカード種別デー
タｒＡＰＮＪは上記アンサ・ツー・リセット・データに
モトづくイニシャルノソラメータ設定後ターミナル側と
の属性効換の際に所定のフォーマットにのせられ送信さ
れる。システムプログラムＲＯＭ １４は各種システム
プログラムとともにターミナル側よシ伝送供給される信
号が正しいか否かを示すコード信号″ＡＣＫ”又はＮＡ
Ｃ”を備えるものである。システムコントローラ１６は
入力バッファ１９を介して伝送供給されるデータ受信信
号および動作状態に応じて各回路に動作指令等を出力す
るものである。暗号解読用演算ユニット１７は’ Ｒ８
Ａ”アルゴリズムに基づく暗号解読を行なうものであシ
、キーコードメモリ２３に記憶される暗号解読用キーコ
ード（Ｉｓｓｕｒｅ’ｓ Ｐｒ１ｖａｔｅＫｅｙ）によ
りターミナル側から入力バッファ１９を介して供給され
る入力データを解読し、比較部２４に対し出力するよう
にしている。この比較部２４の比較出力はシステムコン
トローラ１６のシステム制御ライン１６ａに供給される
。
するあらゆる動作条件（データ書込み印加電圧およびそ
の電流許容値と最大印加電圧、゛最大データ伝送量、最
大応答待ち時間など）を記憶するもので、これらの条件
データはカード自身の内部イニシャルが終了すると、予
め定められた７オーマツトにのっとりアンサ・ツー・リ
セットデータ（Ａｎｓｗｅｒ Ｔｏ Ｒｅａｓｔ Ｄａ
ｔａ）としてターミナル側（図示せず）に送信されるよ
うになっている。アプリケーションＲＯＭ １３はこの
ＩＣカード１０が如何なる種類のものかを示すカード徨
別データｒＡＰＮＪ （Ａｐｐｌ １ｃａｔｉｏｎ 、
Ｎａｍｅ ）を記憶するもので、このカード種別デー
タｒＡＰＮＪは上記アンサ・ツー・リセット・データに
モトづくイニシャルノソラメータ設定後ターミナル側と
の属性効換の際に所定のフォーマットにのせられ送信さ
れる。システムプログラムＲＯＭ １４は各種システム
プログラムとともにターミナル側よシ伝送供給される信
号が正しいか否かを示すコード信号″ＡＣＫ”又はＮＡ
Ｃ”を備えるものである。システムコントローラ１６は
入力バッファ１９を介して伝送供給されるデータ受信信
号および動作状態に応じて各回路に動作指令等を出力す
るものである。暗号解読用演算ユニット１７は’ Ｒ８
Ａ”アルゴリズムに基づく暗号解読を行なうものであシ
、キーコードメモリ２３に記憶される暗号解読用キーコ
ード（Ｉｓｓｕｒｅ’ｓ Ｐｒ１ｖａｔｅＫｅｙ）によ
りターミナル側から入力バッファ１９を介して供給され
る入力データを解読し、比較部２４に対し出力するよう
にしている。この比較部２４の比較出力はシステムコン
トローラ１６のシステム制御ライン１６ａに供給される
。
このシステム制御ライン１６＆には上記比較部゛２４で
の比較結果に基づき作動するフラグ２５が接続されてい
る。リード・ライトコントローラ１８は上記システムコ
ントローラ１６からの指令に応じてデータメモリ２６に
対するデータの書込みおよび読出しの制御を行なうもの
で、このリード・ライトコントローラ１６にて読出され
たメモリデータは上記比較部２４あるいは上記システム
パス１１もしくはカードスティタスバッファ２７に出力
される。また、このリード・ライトコントローラ１８は
トライステートダート１８１を有しておシ、このｒ−ト
１８１を介して上述のテストの際使用されたデータ用・
ぞラド（図示せず）を有するデータライン１８２を接続
している。
の比較結果に基づき作動するフラグ２５が接続されてい
る。リード・ライトコントローラ１８は上記システムコ
ントローラ１６からの指令に応じてデータメモリ２６に
対するデータの書込みおよび読出しの制御を行なうもの
で、このリード・ライトコントローラ１６にて読出され
たメモリデータは上記比較部２４あるいは上記システム
パス１１もしくはカードスティタスバッファ２７に出力
される。また、このリード・ライトコントローラ１８は
トライステートダート１８１を有しておシ、このｒ−ト
１８１を介して上述のテストの際使用されたデータ用・
ぞラド（図示せず）を有するデータライン１８２を接続
している。
リードライトコントローラ１８にはフラグセット部とし
て１ビツトメモリ３２を接続している。このメモリ３２
は出力データをインバータ１８３を介してトライステー
トダート１８１に出力するとともに上記インバータ１８
３の出力が入力されている。そしてテスト終了とともに
後述するアドレス比較器２９の出力ライン３２ノに与え
られる読込み信号をまってインバータ１８３の出力を読
込み、これによりアラグをセットし上記ゲート１８１を
オフするようになっている。なお３２２はＶＣＣ電源に
接続された電源ラインである。データメモリ２６は例え
ばＥＥＰ−ＲＯＭが使用されるもので、このメモリエリ
アには「ＣＡＪｌ「ＩＰＩＮ」、「ＰＡＮ」、「ＣＨＮ
」、ｒＥＰＤ、、ｌ。
て１ビツトメモリ３２を接続している。このメモリ３２
は出力データをインバータ１８３を介してトライステー
トダート１８１に出力するとともに上記インバータ１８
３の出力が入力されている。そしてテスト終了とともに
後述するアドレス比較器２９の出力ライン３２ノに与え
られる読込み信号をまってインバータ１８３の出力を読
込み、これによりアラグをセットし上記ゲート１８１を
オフするようになっている。なお３２２はＶＣＣ電源に
接続された電源ラインである。データメモリ２６は例え
ばＥＥＰ−ＲＯＭが使用されるもので、このメモリエリ
アには「ＣＡＪｌ「ＩＰＩＮ」、「ＰＡＮ」、「ＣＨＮ
」、ｒＥＰＤ、、ｌ。
ｒＰＲＫＪ 、 ｒＲＴＮＪの各コードおよびスティタ
スデータ「Ｓで」が書き込まれている。ここで、ｒｃＡ
Ｊ（Ｃａｒｄ Ａｕｔｈｅｎｔｉｅａｔｏｒ）はランダ
ムな例えば６４ビツトのコードで、メツセージの暗号化
及び解読に使用される。ｒＩＰＩＮｊ （Ｉｎｉｔｉａ
ｌｉｚａｔｉｏｎＰｓｒｓｏｎａｌ Ｉｄｅｎｔｉｆｉ
ｃ、ａｔｉｏｎ Ｎｕｍｂｅｒ）はランダムな例えば６
ピツトのコードで、自己照合番号ＰＩＮが使用されるま
での番号である。ｒ ＰＡＮＪ （Ｐｒ １ｍａｒｙＡ
ｃｃｏｕｎｔ Ｎｕｍｂｅｒ）は口座番号を示している
。
スデータ「Ｓで」が書き込まれている。ここで、ｒｃＡ
Ｊ（Ｃａｒｄ Ａｕｔｈｅｎｔｉｅａｔｏｒ）はランダ
ムな例えば６４ビツトのコードで、メツセージの暗号化
及び解読に使用される。ｒＩＰＩＮｊ （Ｉｎｉｔｉａ
ｌｉｚａｔｉｏｎＰｓｒｓｏｎａｌ Ｉｄｅｎｔｉｆｉ
ｃ、ａｔｉｏｎ Ｎｕｍｂｅｒ）はランダムな例えば６
ピツトのコードで、自己照合番号ＰＩＮが使用されるま
での番号である。ｒ ＰＡＮＪ （Ｐｒ １ｍａｒｙＡ
ｃｃｏｕｎｔ Ｎｕｍｂｅｒ）は口座番号を示している
。
ｒｃｌ［（ＮＪ（Ｃａｒｄ Ｈｏ１ｄｅｒ’ｓ Ｎａｍ
ｅ）はカード所有者の名前を示している。ｒＥＰＤＪ（
Ｅｘｐｉｒａｔｉｏｎ Ｄａｔｅ）は有効期限を示して
いる。ｒＰＲＫＪ（Ｐｒｉｖａｔｅ Ｋｅｙ Ｃｏｄｅ
）は暗号解読用コードである。ｒＲＴＮＪは間違ったデ
ータを入力した場合のデータの再入力回数である。そし
て、「ＳＴＪは現在のカードＩＣの状態を表わすもので
、上記アプリケージ、ンＲＯＭ １３に記憶されている
カード種別コードｒＡＰＮＪと同様のデータフォーマッ
トにてターミナル側へ送信される。
ｅ）はカード所有者の名前を示している。ｒＥＰＤＪ（
Ｅｘｐｉｒａｔｉｏｎ Ｄａｔｅ）は有効期限を示して
いる。ｒＰＲＫＪ（Ｐｒｉｖａｔｅ Ｋｅｙ Ｃｏｄｅ
）は暗号解読用コードである。ｒＲＴＮＪは間違ったデ
ータを入力した場合のデータの再入力回数である。そし
て、「ＳＴＪは現在のカードＩＣの状態を表わすもので
、上記アプリケージ、ンＲＯＭ １３に記憶されている
カード種別コードｒＡＰＮＪと同様のデータフォーマッ
トにてターミナル側へ送信される。
なお上記データメモリ２６はＥＥＰ−ＲＯＭに限らず１
例えばＥＰ−ＲＯＭを用いてもよい。
例えばＥＰ−ＲＯＭを用いてもよい。
上記システムコントローラ１６にはタイマ２８が接続さ
れている。このタイマ２８は通常の情報効換処理におい
てターミナルに対してデータ書込み電圧供給開始の命令
を出した際に一定時間をカウントするもので、このタイ
マ２８のカウント動作中においてターミナル側よシ問合
せ信号″ＥＮＱ”等供給されない場合はシステムコント
ローラ１６はこのカード１０におけるデータの入出力を
禁止するよう罠なっている。
れている。このタイマ２８は通常の情報効換処理におい
てターミナルに対してデータ書込み電圧供給開始の命令
を出した際に一定時間をカウントするもので、このタイ
マ２８のカウント動作中においてターミナル側よシ問合
せ信号″ＥＮＱ”等供給されない場合はシステムコント
ローラ１６はこのカード１０におけるデータの入出力を
禁止するよう罠なっている。
リード・ライトコントローラ１８とシステムパス１１と
の間を結ぶパスラインにはアドレス比較器２９が接続さ
れている。このアドレス比較器２９は例えばカード製造
後のテスト終了時において固定アドレス部３０に設定さ
れるデータメモリ２６での未使用特定アドレスと、アド
レスライン１１１又はシステムパス１１を介して指定さ
れるアドレスとを比較するもので、この比較器２９によ
る比較出力は上記リードライトコントローラ１８に供給
され、ターミナル又はアドレスライン１１１側の図示し
ないアドレスパッドの不正使用により、その比較出力が
アドレス一致信号である場合のみデータメモリ２６内の
全メモリデータをクリアしてカード１０より秘密情報が
読出されるのを防止するようにしている。
の間を結ぶパスラインにはアドレス比較器２９が接続さ
れている。このアドレス比較器２９は例えばカード製造
後のテスト終了時において固定アドレス部３０に設定さ
れるデータメモリ２６での未使用特定アドレスと、アド
レスライン１１１又はシステムパス１１を介して指定さ
れるアドレスとを比較するもので、この比較器２９によ
る比較出力は上記リードライトコントローラ１８に供給
され、ターミナル又はアドレスライン１１１側の図示し
ないアドレスパッドの不正使用により、その比較出力が
アドレス一致信号である場合のみデータメモリ２６内の
全メモリデータをクリアしてカード１０より秘密情報が
読出されるのを防止するようにしている。
に装着した状態でターミナルよりリセット信号Ｒｅ５ｓ
ｔ、システムクロ、りＣ１ｏｃｋが供給されるとともに
、Ｖｃｃ電源、ＶＰＰ電源が接続される。
ｔ、システムクロ、りＣ１ｏｃｋが供給されるとともに
、Ｖｃｃ電源、ＶＰＰ電源が接続される。
ここで、ＶＣＣ電源はシステム駆動用電源、ＶＰＰ電源
はデータメモリ２６に対する書込み用電源であシ、その
電源電圧はデータＲＯＭにて記憶されるアンサ・ツー・
リセット・データにもとづきターミナル側に設定される
。一方上記システムクロックＣ１ｏｃｋからのシステム
動作信号は分周器３１を介して各回路に供給される。
はデータメモリ２６に対する書込み用電源であシ、その
電源電圧はデータＲＯＭにて記憶されるアンサ・ツー・
リセット・データにもとづきターミナル側に設定される
。一方上記システムクロックＣ１ｏｃｋからのシステム
動作信号は分周器３１を介して各回路に供給される。
ここで、このようなＩＣカード１０と該ＩＣカード１０
が装着されるターミナルとの関係は次のようになってい
る。いま、ＩＣカード１０がターミナルに装着されると
、予めターミナル側にて設定された初期設定信号が送信
されて来る。すると、この信号にもとづく動作条件にて
ＩＣカード１０が動作される。つまりシステムコントロ
ーラ１６の制御によりデータＲＯＭ １２に記憶された
アンプ・ツー・リセット・データが読出され出力コント
ローラ２２を介してＩ１０端子よシターミナル側に送信
される。
が装着されるターミナルとの関係は次のようになってい
る。いま、ＩＣカード１０がターミナルに装着されると
、予めターミナル側にて設定された初期設定信号が送信
されて来る。すると、この信号にもとづく動作条件にて
ＩＣカード１０が動作される。つまりシステムコントロ
ーラ１６の制御によりデータＲＯＭ １２に記憶された
アンプ・ツー・リセット・データが読出され出力コント
ローラ２２を介してＩ１０端子よシターミナル側に送信
される。
そして、ターミナル側にてこのデータが正しいものと判
定されると、カード１０専用の動作条件が設定されると
ともに“ＥＷＱ”（間合せ）コードが返送されてくる。
定されると、カード１０専用の動作条件が設定されると
ともに“ＥＷＱ”（間合せ）コードが返送されてくる。
この“ＥＮＱ”コードは入力コントローラ２０、入カパ
ッファ２１を介して受信されワーキングＲＡＭ １５に
書込まれる。
ッファ２１を介して受信されワーキングＲＡＭ １５に
書込まれる。
この状態で、システムコントローラ１６にて’ ＥＮＱ
″コードを正常の動作で正規に受けることができるか否
かが判断され、システムプログラムＲＯＭ １４二りＹ
ＥＳの場合″ＡＣＫ”、ＮＯの場合“ＮＡＣ″の夫々の
信号が取シ出され、出力バッファ２１、出力コントロー
ラ２２を介してターミナル側に送信される。そして、い
まターミナル側にてＡＣＫ”信号が確認されるとターミ
ナルの種類に応じて異なるターミナルコード”ＴＣ”が
返送されてくる。一方、” ＮＡＣ３″信号が確認され
るとターミナルとの接続関係が断たれる。
″コードを正常の動作で正規に受けることができるか否
かが判断され、システムプログラムＲＯＭ １４二りＹ
ＥＳの場合″ＡＣＫ”、ＮＯの場合“ＮＡＣ″の夫々の
信号が取シ出され、出力バッファ２１、出力コントロー
ラ２２を介してターミナル側に送信される。そして、い
まターミナル側にてＡＣＫ”信号が確認されるとターミ
ナルの種類に応じて異なるターミナルコード”ＴＣ”が
返送されてくる。一方、” ＮＡＣ３″信号が確認され
るとターミナルとの接続関係が断たれる。
ターミナル側よシターミナルコード″ＴＣ”が送られて
くると、ＩＣカード１０ではシステムコントローラ１６
にてアプリケーションＲＯＭ １ ｊに記憶されている
カードの種類に応じて異なるアプリケーションネーム″
ＡＰＮ”が取り出され出カパッファ２１に一旦ラッチし
たのちターミナル側に返送される。
くると、ＩＣカード１０ではシステムコントローラ１６
にてアプリケーションＲＯＭ １ ｊに記憶されている
カードの種類に応じて異なるアプリケーションネーム″
ＡＰＮ”が取り出され出カパッファ２１に一旦ラッチし
たのちターミナル側に返送される。
その後、ターミナル側にて、このＡＰＮ”をもとにその
用途種別が対応関係にあるか否かが判断され、いま一致
していると判断されると命令コードが返送されて来る。
用途種別が対応関係にあるか否かが判断され、いま一致
していると判断されると命令コードが返送されて来る。
一方、一致しないと判断されると、ターミナルとの接続
関係が断たれる。
関係が断たれる。
そして、このような命令コードをまってターミナル側の
キービードよシキー人力される暗証番号とＩＣカード１
０に予め記憶されている自己照合番号「ＰＩＮ」との比
較が行なわれ、両者が一致す゛るのをまりてその後の金
銭取引きなどの情報効換動作が実行されるようになる。
キービードよシキー人力される暗証番号とＩＣカード１
０に予め記憶されている自己照合番号「ＰＩＮ」との比
較が行なわれ、両者が一致す゛るのをまりてその後の金
銭取引きなどの情報効換動作が実行されるようになる。
次に、このように構成される実施例の動作をフローチャ
ートを用いて説明する。
ートを用いて説明する。
まず、第２図はＩＣカードのテスト処理後データライン
１８２をしヤ断してデータパッド（図示せず）からのデ
ータの読出しを防止する場合を示している。
１８２をしヤ断してデータパッド（図示せず）からのデ
ータの読出しを防止する場合を示している。
いま、第２図のステップＡ１においてＩＣカード１０の
データメモリ２６について各種のテスト処理が実行され
る。この場合のテストはシステムパス１１に接続された
アドレスライン１１１の図示しないアドレスノや、ドお
よびリード・ライトコントローラ１８にトライステート
ダート１８１を介して接続されたデータライン１８２の
図示しないデータ／４．ドを用いて実行される。
データメモリ２６について各種のテスト処理が実行され
る。この場合のテストはシステムパス１１に接続された
アドレスライン１１１の図示しないアドレスノや、ドお
よびリード・ライトコントローラ１８にトライステート
ダート１８１を介して接続されたデータライン１８２の
図示しないデータ／４．ドを用いて実行される。
この場合、１ピツトメモリ３２は始め出力データを１０
″としている。このためインバータ１８３の出力は“１
”であシ、トライステートゲート１８１はオン状態にあ
る。これによりアドレスライン１１１よシステムパス１
１を介して指定される指定番地に応じたデータメモリ２
６のデータはリード・ライトコントローラ１８のトライ
ステートダート１８１を通してデータライン１８２のデ
ータノやラド側に支障なく読み出される。
″としている。このためインバータ１８３の出力は“１
”であシ、トライステートゲート１８１はオン状態にあ
る。これによりアドレスライン１１１よシステムパス１
１を介して指定される指定番地に応じたデータメモリ２
６のデータはリード・ライトコントローラ１８のトライ
ステートダート１８１を通してデータライン１８２のデ
ータノやラド側に支障なく読み出される。
その後、ステ、プＡ１でのテスト処理が終了するとステ
、デＡ２に進み、１ビツトメモリ３２のアドレスライン
３２１に固定アドレス人力つまシインパータ１８３の出
力を読込むための読込み信号が与えられる。すると、該
１ビツトメモリ３２にはインバータ１８３の出力つまり
“１″出力が読込まれステップＡ３において出力データ
が′１”つまりフラグがセットされる。これによりイン
バータ１８３の出力は０”に反転され、トライステート
ダート１８３はオフ状態となυ、データライン１８１は
しゃ断され、図示しないデータパッドは切シ離される・ この結果、テスト処理後データメモリ２６の内容がデー
タライン１８１を介して不正に読出されるのを防止でき
ることになる。
、デＡ２に進み、１ビツトメモリ３２のアドレスライン
３２１に固定アドレス人力つまシインパータ１８３の出
力を読込むための読込み信号が与えられる。すると、該
１ビツトメモリ３２にはインバータ１８３の出力つまり
“１″出力が読込まれステップＡ３において出力データ
が′１”つまりフラグがセットされる。これによりイン
バータ１８３の出力は０”に反転され、トライステート
ダート１８３はオフ状態となυ、データライン１８１は
しゃ断され、図示しないデータパッドは切シ離される・ この結果、テスト処理後データメモリ２６の内容がデー
タライン１８１を介して不正に読出されるのを防止でき
ることになる。
一方、第３図はＩＣカードのテスト処理後、アドレスラ
イン１１１を介してデータメモリ２６が不正にアクセス
されるのを防止する場合を示している。
イン１１１を介してデータメモリ２６が不正にアクセス
されるのを防止する場合を示している。
すなわち、第３図のステップＢ１においてＩＣカード１
０のデータメモリ２６について各種のテスト処理が実行
されると、（この場合のテストは上述した第２図のステ
ップＡ１と同様である。）その後、ステップＢ１でのテ
スト処理終了が終了するのをまりてステラｆＢ２におい
て固定アドレス部３０にデータメモリ２６の未使用特定
アドレスつまりアドレスの空間にないアドレスの番地が
設定される。
０のデータメモリ２６について各種のテスト処理が実行
されると、（この場合のテストは上述した第２図のステ
ップＡ１と同様である。）その後、ステップＢ１でのテ
スト処理終了が終了するのをまりてステラｆＢ２におい
て固定アドレス部３０にデータメモリ２６の未使用特定
アドレスつまりアドレスの空間にないアドレスの番地が
設定される。
この状態で、ステップＢ３に進み、その後、システムパ
ス１１を介して入力されるアドレスと固定アドレス部３
０の特定アドレスとが比較器２９にて比較される。そし
て、いま仮に、アドレスライン１１１のアドレスパッド
が不正に使用されアドレスライン１１１を介して指定さ
れるアドレスが固定アドレス部３０の特定アドレスに一
致したとすると、つまり ＹＥＳと判断されるとステッ
プＢ４に進む。つｔ５、この場合比較器２９の比較出力
がアドレス一致信号となシリ−ドライド・コントローラ
１８に入力される。
ス１１を介して入力されるアドレスと固定アドレス部３
０の特定アドレスとが比較器２９にて比較される。そし
て、いま仮に、アドレスライン１１１のアドレスパッド
が不正に使用されアドレスライン１１１を介して指定さ
れるアドレスが固定アドレス部３０の特定アドレスに一
致したとすると、つまり ＹＥＳと判断されるとステッ
プＢ４に進む。つｔ５、この場合比較器２９の比較出力
がアドレス一致信号となシリ−ドライド・コントローラ
１８に入力される。
これにより、データメモリ２６は記憶エリアを全てクリ
アされるようになり、該メモリ２６の内容の不正読出し
が防止されることになる。
アされるようになり、該メモリ２６の内容の不正読出し
が防止されることになる。
なおこの発明は上記実施例にのみ限定されず要旨を変更
しない範囲で適宜変形して実施できる。
しない範囲で適宜変形して実施できる。
この発明によればＩＣカードのテストの際使用されるデ
ータパッド、アドレスパッドを、七の後に不正に使用す
ることでカード内部に記憶された記憶情報を読出すよう
なことを確実に防止でき、ＩＣカード自身のセキュリテ
ィを一段と向上させることができる。
ータパッド、アドレスパッドを、七の後に不正に使用す
ることでカード内部に記憶された記憶情報を読出すよう
なことを確実に防止でき、ＩＣカード自身のセキュリテ
ィを一段と向上させることができる。
第１図はこの発明の一実施例の回路構成を示す図、第２
図および第３図は夫々同実施例を示すフローチャート、
第４図は従来のＩＣカードを示す概略的構成図である。 １０・・・ＩＣカード、１１・・・システムパス、１１
ノ・・・アドレスライン、１３・・・アプリケーション
ＲＯＭ、１４・・・システムプログラムＲＯＭ、１５・
・・ワーキンＩ” ＲＡＭ 、 １６・・・システムコ
ントローラ、１８・・・リード・ライトコントローラ、
１８１・・・トライステートゲート、１８２・・・デー
タライン、１８３・・・インバータ、２６・・・データ
メモリ、２９・・・比較器、３０・・・固定アドレス部
、３２・・・１ビツトメモリ、３２２・・・電源ライン
。 第２図 第３図
図および第３図は夫々同実施例を示すフローチャート、
第４図は従来のＩＣカードを示す概略的構成図である。 １０・・・ＩＣカード、１１・・・システムパス、１１
ノ・・・アドレスライン、１３・・・アプリケーション
ＲＯＭ、１４・・・システムプログラムＲＯＭ、１５・
・・ワーキンＩ” ＲＡＭ 、 １６・・・システムコ
ントローラ、１８・・・リード・ライトコントローラ、
１８１・・・トライステートゲート、１８２・・・デー
タライン、１８３・・・インバータ、２６・・・データ
メモリ、２９・・・比較器、３０・・・固定アドレス部
、３２・・・１ビツトメモリ、３２２・・・電源ライン
。 第２図 第３図
Claims (4)
- （１）データ記憶手段をテストするため、データパッド
を有するデータラインおよびアドレスパッドを有するア
ドレスラインを備えたＩＣカードにおいて、テスト終了
によりフラグがセットされるフラグセット手段と、この
フラグセット手段の内容により上記データラインをしゃ
断するしゃ断手段とを具備したことを特徴とするＩＣカ
ード。 - （２）上記フラグセット手段は１ビットメモリよりなる
ことを特徴とする特許請求の範囲第１項記載のＩＣカー
ド。 - （３）上記しゃ断手段はトライステートゲートよりなる
ことを特徴とする特許請求の範囲第１項又は第２項に記
載のＩＣカード。 - （４）データ記憶手段をテストするためデータパッドを
有するデータラインおよびアドレスパッドを有するアド
レスラインを備えたＩＣカードにおいて、テスト終了に
より未使用特定アドレスが記憶される記憶手段と、少な
くとも上記アドレスラインより入力されるアドレスと上
記特定アドレスを比較する手段と、この比較手段での比
較一致をまって上記データ記憶手段の記憶内容をクリア
する手段とを具備したことを特徴とするＩＣカード。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60237134A JPH0734216B2 (ja) | 1985-10-23 | 1985-10-23 | Ｉｃカ−ド |
| US06/909,217 US4845351A (en) | 1985-09-30 | 1986-09-18 | IC card |
| DE8686113130T DE3677686D1 (de) | 1985-09-30 | 1986-09-24 | Ic-karte. |
| EP86113130A EP0217281B2 (en) | 1985-09-30 | 1986-09-24 | Method of manufacturing an IC card |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60237134A JPH0734216B2 (ja) | 1985-10-23 | 1985-10-23 | Ｉｃカ−ド |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6297086A true JPS6297086A (ja) | 1987-05-06 |
| JPH0734216B2 JPH0734216B2 (ja) | 1995-04-12 |
Family
ID=17010908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60237134A Expired - Fee Related JPH0734216B2 (ja) | 1985-09-30 | 1985-10-23 | Ｉｃカ−ド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0734216B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2676735A4 (en) * | 2011-07-12 | 2015-05-06 | Shinwa Industry Co Ltd | PLASMA PROJECTOR DEVICE WITH AXIAL SUPPLY |
| CA2912282A1 (en) | 2014-03-11 | 2015-09-17 | Tekna Plasma Systems Inc. | Process and apparatus for producing powder particles by atomization of a feed material in the form of an elongated member |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56100742U (ja) * | 1979-12-28 | 1981-08-08 | ||
| JPS5740200U (ja) * | 1980-08-19 | 1982-03-04 |
-
1985
- 1985-10-23 JP JP60237134A patent/JPH0734216B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56100742U (ja) * | 1979-12-28 | 1981-08-08 | ||
| JPS5740200U (ja) * | 1980-08-19 | 1982-03-04 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0734216B2 (ja) | 1995-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4877945A (en) | IC card having a function to exclude erroneous recording | |
| EP0213534B1 (en) | Ic card | |
| EP0243873B1 (en) | Ic card identification system including pin-check time means | |
| US6928510B2 (en) | Method and arrangement for programming and verifying EEPROM pages and a corresponding computer software product and a corresponding computer-readable storage medium | |
| EP0217281A2 (en) | Method of manufacturing an IC card | |
| EP0237883A1 (en) | A card and terminal system | |
| EP0212615B1 (en) | Ic card | |
| JPH0863531A (ja) | チップカードと情報システム間のトランザクションの実施方法 | |
| JPS6217863A (ja) | Ｉｃカ−ドシステム | |
| US6641045B1 (en) | Portable electronic device with self-diagnostic function | |
| CN111199023A (zh) | 一种mcu程序的密钥系统及解密方法 | |
| JPS6297086A (ja) | Ｉｃカ−ド | |
| CN101218609A (zh) | 带有安全的数据处理的便携式数据载体 | |
| JP2000182019A (ja) | Ｉｃカードの識別用データ確認方法 | |
| US5657444A (en) | Microprocessor with secure programmable read only memory circuit | |
| JPH04256145A (ja) | 集積回路装置 | |
| JPH08129629A (ja) | メモリチェック機能をもった情報記録媒体 | |
| JPS6356743A (ja) | プログラムデ−タチエツク方式 | |
| KR100580380B1 (ko) | 스마트 카드를 이용한 지불 방법 및 그 장치 | |
| JPH06309531A (ja) | Ｉｃカードに与える命令フォーマットのチェック方法 | |
| JP2712148B2 (ja) | テストプログラム起動方法及びテストプログラム起動装置 | |
| JPH1153487A (ja) | Ｉｃカードにおける書き込みデータの有効性判定方法 | |
| JPS62251947A (ja) | ストレ−ジメモリのアドレス方式 | |
| JPS62211788A (ja) | Ｉｃカ−ド | |
| JPH0233690A (ja) | Ｉｃカード発行方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |